逻辑与数字系统设计(VERILOG版)——习题解答与实验教程

上篇习 题 解 答 第1章数字逻辑基础 1.1学习要点 1.2例题解析 1.3习题解答 第2章可编程逻辑器件基础 2.1学习要点 2.2例题解析 2.3习题解答 第3章硬件描述语言Verilog HDL基础 3.1学习要点 3.2例题解析 3.3习题解答 第4章组合逻辑电路 4.1学习要点 4.2例题解析 4.3习题解答 第5章锁存器和触发器 5.1学习要点 5.2例题解析 5.3习题解答 第6章时序逻辑电路 6.1学习要点 6.2例题解析 6.3习题解答 第7章半导体存储器 7.1学习要点 7.2例题解析 7.3习题解答 第8章数字系统设计基础 8.1学习要点 8.2例题解析 8.3习题解答 下篇实 验 教 程 第9章组合逻辑电路实验 9.1组合逻辑电路Verilog编程与ModelSim仿真实验 9.2译码器与七段数码管静态显示实验 9.3加法器和减法器实验 9.4运算器实验 第10章时序逻辑电路实验 10.1移位寄存器实验 10.2计数器综合实验 10.3多位七段数码管动态显示实验 10.4序列信号发生器实验 10.5序列信号检测器实验 10.6存储器实验 第11章课程设计 11.1数字显示秒表 11.2数字钟 11.3洗衣机控制器 11.4汽车尾灯控制器 11.5数字频率计 11.6乐曲播放器 11.7交通灯信号控制系统 11.8模型计算机 第12章实验报告和课程设计报告模板 12.1计数器综合实验报告模板 12.2汽车尾灯控制器的课程设计报告模板 附录 附录AQuartus Prime使用和ModelSim仿真 A.1Quartus Prime 17.1使用 A.2ModelSim仿真 A.3下载调试 附录BQuartus Prime嵌入逻辑分析仪用法和下载调试 B.1嵌入逻辑分析仪使用方法 B.2嵌入逻辑分析仪下载调试 附录CVivado使用 C.1Vivado 2018.3使用 C.2仿真 C.3Vivado集成逻辑分析仪ILA使用 C.4引脚配置和下载调试 参考文献