数字逻辑设计 薛宏熙

第1章 逻辑电路导论1.1 开关电路数学表示方法初步1.1.1 真值表1.1.2 二进制编码1.1.3 真值表的常见形式1.1.4 分析与综合1.2 逻辑代数1.2.1 逻辑代数的基本运算1.2.2 逻辑函数1.2.3 逻辑代数的基本公式和运算规则1.3 用与门、或门和非门进行逻辑综合1.4 公式法化简逻辑函数o1.5 卡诺图1.5.1 卡诺图是真值表的图形表示1.5.2 用卡诺图化简逻辑函数1.5.3 概念提升1.6 逻辑函数的标准形式1.6.1 函数的“积之和”表达式1.6.2 函数的“和之积”表达式1.6.3 两种表达形式的互换1.6.4 包含无关项的逻辑函数的化简1.7 表格法化简逻辑函数1.7.1 求质蕴含项集合1.7.2 求*小覆盖1.7.3 表格法小结1.8 解题示例【本章小结】【习题】第2章 数字集成电路的基本元件--门电路2.1 概述2.2 TTL集成门电路2.2.1 TTL与非门简介2.2.2 TTL与非门的外特性及其参数2.2.3 集电极开路的与非门2.2.4 TTL三态门2.3 MOS场效应晶体管2.4 MOS门电路2.4.1 NMOS门电路2.4.2 CMOS门电路2.4.3 其他类型的CMOS门电路2.4.4 CMOS逻辑门电性能分析2.4.5 不同类型逻辑门的配合问题2.5 74系列中小规模集成电路芯片2.6 可编程逻辑器件2.6.1 可编程逻辑阵列PLA2.6.2 可编程阵列逻辑PAL和GAL2.6.3 复杂可编程器件2.6.4 现场可编程门阵列2.6.5 可编程开关的物理实现2.6.6 CPLD和FPGA特点比较【本章小结】【习题】第3章 组合逻辑电路的优化实现3.1 组合逻辑电路的特点与优化实现3.2 单输出函数和多输出函数3.2.1 多输出函数的化简3.2.2 多输出函数的优化实现3.2.3 用EDA工具优化实现组合逻辑电路示例3.3 多级逻辑电路的综合3.3.1 提取公因子3.3.2 功能分解3.4 组合逻辑电路积木块3.4.1 多路选择器3．4．2 用LUT构建更大规模的组合逻辑电路3．4．3 编码器3．4．4 译码器3．4．5 数值比较器3．4．6 算术逻辑运算电路3．5 组合逻辑电路中的竞争和险象3．5．1 险象的分析3．5．2 险象的消除3．6 解题示例【本章小结】【习题】第4章 数的表示方法和算术运算电路4．1 数制和编码4．1．1 数的位置表示法4．1．2 二进制数和十进制数的相互转换4．1．3 八进制数的二进制编码4．1．4 十六进制数的二进制编码4．1．5 十进制数的二进制编码4．1．6 格雷码4．1．7 字符编码4．1．8 奇偶校验码4．2 无符号数的加法运算4．2．1 二进制整数的加法运算4．2．2 BCD码形式的十进制数加法运算4．3 有符号数的表示方法和算术运算4．3．1 二进制定点数的原码表示形式4．3．2 二进制定点数的补码表示形式和加减运算4．3．3 二进制定点数的反码表示形式和加减运算4．4 用EDA工具设计算术运算电路示例【本章小结】【习题】第5章 锁存器、触发器和寄存器5．1 锁存器5．1．1 基本R-S锁存器5．1．2 选通D锁存器5．2 D触发器5．2．1 从总体的角度观察D触发器5．2．2 D触发器和D锁存器的比较5．2．3 带使能控制的D触发器5．3 主从D触发器5．4 其他类型的触发器5．4．1 T触发器5．4．2 JK触发器5．5 寄存器5．6 设计示例【本章小结】【习题】第6章 同步时序电路6．1 同步时序电路概述6．2 同步时序电路的设计6．2．1 状态图和状态表6．2．2 状态分配6．2．3 确定激励函数和输出函数6．2．4 VHDL行为描述与使用EDA工具设汁6．3 状态化简6．3．1 完全规定的有限状态机和不完全规定的有限状态机6．3．2 状态化简算法6．4 同步时序电路中的竞争和险象第7章 异步时序电路第8章 数字系统设计附录A DEA工具 Quartus Ⅱ简介附录B 硬件描述语言VHDL简介参考文献