数字电路与逻辑设计

第1章 数字电路中的数和编码1.1 十进制数的二进制编码1.1.1 有权码和无权码1.1.2 格雷码1.1.3 二-十进制码的运算1.2 用补码表示负数1.2.1 补码1.2.2 补码加法本章小结习题和思考题第2章 数字逻辑基础2.1 逻辑变量和逻辑函数2.1.1 逻辑变量和逻辑系统2.1.2 基本逻辑运算和布尔代数公理2.1.3 其他常用逻辑运算2.2 布尔代数的定律和规则2.2.1 布尔代数的基本定律2.2.2 布尔代数的常用公式2.2.3 布尔代数的三个规则2.3 逻辑函数的标准表达式2.3.1 逻辑函数的*小项表达式2.3.2 逻辑函数的*大项表达式2.3.3 *小项表达式和*大项表达式的关系2.3.4 非标准表达式到标准表达式的转换2.3.5 任意项及其表示2.4 代数法化简逻辑函数2.4.1 逻辑函数化简的标准2.4.2 代数化简法2.5 卡诺图法化简逻辑函数2.5.1 卡诺图及其构成2.5.2 卡诺图化简逻辑函数的基本原理2.5.3 如何将逻辑函数填入卡诺图2.5.4 卡诺图化简的步骤及举例2.6 硬件描述语言及逻辑仿真2.6.1 硬件描述语言2.6.2 逻辑仿真本章小结习题和思考题第3章 集成逻辑门电路3.1 数字集成电路的发展3.2 二极管门电路3.2.1 二极管与门3.2.2 二极管或门电路3.2.3 正逻辑和负逻辑3.3 三极管反相器3.3.1 三极管非门电路3.3.2 三极管反相器的负载电流3.4 TTL集成逻辑门电路3.4.1 TTL集成与非门3.4.2 TTL逻辑门的特性参数3.5 其他TTL集成门电路3.5.1 74系列集成电路3.5.2 抗饱和TTL电路3.5.3 TTL或非门电路3.5.4 集电极开路门3.5.5 TTL三态门3.6 CMOS集成电路3.6.1 CMOS反相器3.6.2 其他CMOS逻辑电路3.6.3 CMOS漏极开路门和三态门3.6.4 CMOS传输门3.6.5 CMOS集成电路的使用3.7 ECL集成电路3.7.1 基本ECL门的组成3.7.2 ECL电路的特点本章小结习题和思考题第4章 组合逻辑电路的分析和设计4.1 组合逻辑电路的特点4.2 组合逻辑电路的分析4.2.1 组合逻辑电路的分析步骤4.2.2 组合逻辑电路分析举例4.3 组合逻辑电路的设计4.3.1 组合逻辑电路的设计步骤4.3.2 组合逻辑电路的实现方式4.3.3 组合逻辑电路设计举例4.4 中规模组合逻辑电路4.4.1 加法器和减法器4.4.2 编码器4.4.3 译码器4.4.4 数据选择器4.4.5 数值比较器4.4.6 奇偶校验器/发生器4.4.7 中规模组合电路用于逻辑设计4.5 组合逻辑电路的竞争和冒险4.5.1 冒险的分类4.5.2 冒险的识别和消除本章小结习题和思考题第5章 集成触发器5.1 时序逻辑电路的特点5.2 触发器的基本特性及其记忆作用5.3 电位型触发器5.3.1 基本RS触发器5.3.2 可控RS触发器5.3.3 其他可控触发器5.3.4 电位型触发器的局限性5.3.5 电位型触发器的应用：锁存器5.4 钟控型触发器5.4.1 主从触发器5.4.2 边沿触发器5.5 触发器的逻辑符号5.6 CMOS触发器5.6.1 带使能端D触发器5.6.2 CMOS主从D触发器5.6.3 CMOS JK触发器5.7 触发器的转换5.8 集成触发器的时间参数5.8.1 建立时间和保持时间5.8.2 时钟信号的时间参数5.9 钟控触发器构成的常用时序电路5.9.1 寄存器5.9.2 移位寄存器5.9.3 计数器本章小结习题和思考题第6章 时序逻辑电路的分析和设计6.1 时序电路的分类和描述6.1.1 时序电路的一般分类6.1.2 同步时序电路的分类6.1.3 同步时序电路的描述6.2 常用同步时序电路的分析6.2.1 同步时序电路分析的步骤6.2.2 同步计数器的分析6.2.3 移位寄存器及其应用电路的分析6.3 常用时序电路的设计6.3.1 基本的设计步骤6.3.2 同步计数器的设计6.3.3 序列信号发生器6.3.4 M序列发生器6.4 异步计数器6.4.1 异步计数器的基本形式6.4.2 异步计数器的分析6.5 中规模时序集成电路6.5.1 中规模集成计数器6.5.2 中规模计数器的应用6.5.3 中规模移位寄存器6.5.4 中规模移位寄存器的应用6.6 一般时序电路的分析6.6.1 一般时序电路的特点6.6.2 一般时序电路分析举例6.7 一般时序电路的设计6.7.1 设计步骤6.7.2 状态表的建立6.7.3 状态表的简化6.7.4 状态分配本章小结习题和思考题第7章 大规模数字集成电路7.1 大规模数字集成电路概述7.1.1 大规模集成电路的分类7.1.2 专用集成电路的分类7.1.3 可编程逻辑器件及其发展7.1.4 PLD的分类7.1.5 PLD的性能特点7.2 存储器7.2.1 随机存储器7.2.2 只读存储器7.2.3 ROM作为逻辑器件7.2.4 存储器容量的扩展7.3 可编程逻辑阵列7.3.1 PLA结构的特点7.3.2 用PLA设计逻辑电路7.4 可编程阵列逻辑7.4.1 PAL的逻辑结构7.4.2 PAL芯片示例7.5 通用阵列逻辑7.5.1 GAL和PAL的区别7.5.2 输出逻辑宏单元7.5.3 GAL芯片示例7.6 复杂可编程逻辑器件7.6.1 CPLD器件的基本体系结构7.6.2 CPLD器件结构举例7.6.3 宏单元的构成7.6.4 PIA和I/O控制块7.6.5 CPLD产品举例7.7 现场可编程门阵列7.7.1 FPGA芯片的基本结构7.7.2 Altera公司FPGA芯片基本结构7.7.3 逻辑阵列块7.7.4 逻辑单元7.7.5 嵌入式RAM块7.7.6 输入输出单元7.7.7 FPGA芯片的编程7.7.8 FPGA产品举例7.8 CPLD和FPGA的比较本章小结习题和思考题第8章 数模和模数转换8.1 数模转换器8.1.1 数模转换器的基本要求8.1.2 数模转换器的主要参数8.1.3 数模转换器的一般框图8.1.4 权电阻网络数模转换器8.1.5 倒T形网络数模转换器8.1.6 权电流源网络数模转换器8.1.7 单电流源网络数模转换器8.1.8 数模转换器的选用8.2 模数转换器8.2.1 模数转换的一般过程8.2.2 模数转换器的主要参数8.2.3 逐次比较型模数转换器8.2.4 双积分型模数转换器8.2.5 并联比较型模数转换器8.2.6 ∑-Δ模数转换器8.2.7 流水线型模数转换器8.2.8 模数转换器的选用本章小结习题和思考题第9章 VHDL描述逻辑电路9.1 基于硬件描述语言的设计过程9.1.1 VHDL的基本特点9.1.2 设计过程9.1.3 Quartus II设计软件9.2 VHDL描述的基本结构9.2.1 实体描述9.2.2 结构体描述9.2.3 VHDL的3种描述9.3 数据类型、运算符和表达式9.3.1 枚举类型9.3.2 数组类型9.3.3 VHDL运算符9.3.4 常量的定义9.3.5 VHDL表达式9.4 VHDL的库和包9.4.1 VHDL库的种类和使用9.4.2 程序包9.4.3 库和程序包的引用9.5 数据流描述9.5.1 并行赋值语句9.5.2 条件赋值语句9.5.3 选择信号赋值语句9.6 性能描述9.6.1 PROCESS语句9.6.2 信号和变量赋值语句9.6.3 分支语句9.6.4 循环语句9.7 结构描述9.7.1 部件声明语句9.7.2 部件描述语句9.8 VHDL描述组合逻辑电路9.8.1 译码电路的描述9.8.2 编码器的描述9.9 触发器的VHDL描述9.9.1 电位型触发器的VHDL描述9.9.2 钟控型触发器的VHDL描述9.10 时序部件的VHDL描述9.10.1 计数器的VHDL描述9.10.2 移位寄存器的VHDL描述9.10.3 时序机的VHDL描述本章小结习题和思考题参考文献