包邮XILINX FPGA/CPLD设计初级教程

上篇 础内容第1章 PLD概述1.1 PLD发展历程1.2 PLD器件的分类1.3 简单的PLD器件结构1.4 FPG／CPLD的基本概念1.4.1 基于乘积项的CHD结构和原理1.4.2 基于查找表的FPGA结构和原理习题1第2章 Xilinx的FPGA／CPLD芯片介绍2.1 FPGA芯片介绍2.1.1 Virtex系列2.1.2 Spartan系列2.2 CHLD芯片介绍习题2第3章 Verilog HDL语言基础知识3.1 Verilog HDL简介3.1.1 硬件描述语言HDL3.1.2 Venlog HDL的历史3.1.3 Verilog HDL语言与C语言的比较3.2 Venlog HDL模块的基本结构3.3 Vefilog HDL语言规范3.4 Verilog HDL语言中的常量和变量3.4.1 常量3.4.2 符号常量3.4.3 变量3.5 Verilog HDL语言中的运算符3.5.1 算术运算符3.5.2 位运算符3.5.3 逻辑运算符3.5.4 关系运算符3.5.5 等式运算符3.5.6 移位运算符3.5.7 条件运算符3.5.8 位拼接运算符3.5.9 缩减运算符3.6 Verilog HDL语言中的块语句和赋值语句3.6.1 块语句3.6.2 赋值语句3.7 过程语句3.7.1 initial语句3.7.2 always语句3.8 条件语句3.8.1 if-else语句3.8.2 case语句3.9 循环语句3.9.1 forever语句3.9.2 repeat语句3.9.3 while语句3.9.4 for语句3.10 task和function说明语句3.10.1 task说明语句3.10.2 function说明语句3.11 系统任务和函数3.11.1 系统任务$display和$write3.11.2 系统任务$monitor3.11.3 系统函数$time和$realtime3.11.4 系统任务$stop和$finish3.11.5 系统任务$readmemb和$readmemh3.11.6 系统函数$random3.12 编译预处理3.12.1 宏定义define3.12.2 文件包含处理include3.12.3 时间尺度timescale习题3第4章 Verilog HDL程序的描述方式4.1 门级结构描述4.1.1 Verilog HDL内置元件的介绍4.1.2 门级结构描述实例4.2 行为描述4.3 数据流描述4.4 混合描述习题4第5章 常用数字电路的设计技巧5.1 锁存器的产生5.2 D触发器的妙用5.2.1 毛刺的消除5.2.2 系统工作频率的提高5.3 优化的有限状态机设计5.4 按键抖动的消除方法习题5第6章 FPGA器件的全局时钟资源的使用6.1 全局时钟资源的使用方法6.2 含有CLKDLL模块的全局时钟资源调用6.3 含有DCM模块的全局时钟资源调用习题6第7章 微控制器PiCOBIaze介绍7.1 PicoBlaze处理器概述7.2 PicoBlaze处理器软件包介绍7.3 PicoBlaze处理器结构分析习题7下篇 实验案例实验一 LED循环流水灯显示实验二 按键消抖实验三 键控走马灯实验四 音符演奏器实验五 数码管循环计数器实验六 数码管蛇形显示实验七 数字秒表一实验八 数字秒表二附录1 基于BASYS的实验指导——LED循环流水灯显示附录2 EZBoard CPLD板卡介绍F2.1 系统概述F2.2 套件各部分详细说明F2.2 .1 主芯片——Xilinx XC95144XL-10TOG100CF2.2.2 电源部分F2.2.3 LEDF2.2.4 7段4位数码管F2.2.5 拨码开关F2.2.6 按键F2.2.7 蜂鸣器F2.2.g扩展接口F2.2.9 时钟电路F2.2.10 CPLD JTAG参考文献