包邮CMOS数字集成电路设计

目　　录出版者的话译者序序前言第1章　基本逻辑门和电路原理1　1.1　逻辑门和布尔代数1　1.2　布尔和逻辑门化简3　1.3　时序电路4　1.4　电压和电流定律6　　1.4.1　端口电阻的观察法分析6　　1.4.2　基尔霍夫电压定律与观察法分析7　　1.4.3　基尔霍夫电流定律与观察法分析9　　1.4.4　基于观察法的分压器和分流器混合分析10　1.5　电阻的功率消耗11　1.6　电容13　　1.6.1　电容器能量与功率14　　1.6.2　电容分压器15　1.7　电感16　1.8　二极管非线性电路分析16　1.9　关于功率19　1.10　小结20　习题20第2章　半导体物理24　2.1　材料基础24　　2.1.1　金属、绝缘体和半导体24　　2.1.2　半导体中的载流子：电子与空穴25　　2.1.3　确定载流子浓度26　2.2　本征半导体和非本征半导体27　　2.2.1　n型半导体28　　2.2.2　p型半导体29　　2.2.3　n型与p型掺杂半导体中的载流子浓度30　2.3　半导体中的载流子输运30　　2.3.1　漂移电流31　　2.3.2　扩散电流32　2.4　pn结34　2.5　pn结的偏置35　　2.5.1　pn结正偏压36　　2.5.2　pn结反偏压36　2.6　二极管结电容37　2.7　小结38　参考文献38　习题38第3章　mosfet40　3.1　工作原理40　　3.1.1　作为数字开关的mosfet40　　3.1.2　mosfet的物理结构41　　3.1.3　mos晶体管工作原理：一种描述性方法42　3.2　mosfet输入特性44　3.3　nmos晶体管的输出特性与电路分析44　3.4　pmos晶体管的输出特性与电路分析49　3.5　含有源极和漏极电阻的mosfet53　3.6　mos晶体管的阈值电压54　3.7　小结55　参考文献56　习题56第4章　金属互连线性质60　4.1　金属互连线电阻60　　4.1.1　电阻和热效应62　　4.1.2　薄膜电阻63　　4.1.3　通孔电阻64　4.2　电容67　　4.2.1　平行板模型67　　4.2.2　电容功率68　4.3　电感69　　4.3.1　电感电压69　　4.3.2　导线电感70　　4.3.3　电感功率70　4.4　互连线rc模型71　　4.4.1　短线的电容模型71　　4.4.2　长线的电阻电容模型72　4.5　小结74　参考文献74　习题74第5章　cmos反相器77　5.1　cmos反相器概述77　5.2　电压转移曲线78　5.3　噪声容限79　5.4　对称电压转移曲线81　5.5　电流转移曲线82　5.6　vtc图形分析83　　5.6.1　静态电压转移曲线83　　5.6.2　动态电压转移曲线85　5.7　反相器翻转速度模型86　5.8　cmos反相器功耗88　　5.8.1　瞬态功耗88　　5.8.2　短路功耗89　　5.8.3　静态泄漏功耗91　5.9　功耗与电源电压调整91　5.10　调整反相器缓冲器尺寸以驱动大负载92　5.11　小结94　参考文献94　习题94第6章　cmos“与非”门、“或非”门和传输门97　6.1　“与非”门97　　6.1.1　电路行为98　　6.1.2　“与非”门的非控制逻辑状态98　6.2　“与非”门晶体管尺寸调整100　6.3　“或非”门102　　6.3.1　电路行为102　　6.3.2　“或非”门的非控制逻辑状态102　6.4　“或非”门晶体管尺寸调整105　6.5　通过门与cmos传输门108　　6.5.1　通过门108　　6.5.2　cmos传输门109　　6.5.3　三态逻辑门110　6.6　小结110　习题111第7章　cmos电路设计风格115　7.1　布尔代数到晶体管电路图的转换115　7.2　德摩根电路的综合118　7.3　动态cmos逻辑门120　　7.3.1　动态cmos逻辑门的特性120　　7.3.2　动态电路中的电荷共享121　7.4　多米诺cmos逻辑门123　7.5　nora cmos逻辑门125　7.6　通过晶体管逻辑门125　7.7　cmos传输门逻辑设计127　7.8　功耗及活跃系数128　7.9　小结132　参考文献132　习题132第8章　时序逻辑门设计与时序137　8.1　cmos锁存器138　　8.1.1　时钟控制的锁存器138　　8.1.2　门控锁存器139　8.2　边沿触发的存储元件140　　8.2.1　d触发器140　　8.2.2　时钟的逻辑状态141　　8.2.3　一种三态d触发器设计141　8.3　边沿触发器的时序规则142　　8.3.1　时序测量143　　8.3.2　违反时序规则的影响144　8.4　d触发器在集成电路中的应用145　8.5　带延时元件的tsu和thold145　8.6　包含置位和复位的边沿触发器147　8.7　时钟生成电路148　8.8　金属互连线寄生效应151　8.9　时钟漂移和抖动151　8.10　芯片设计中的整体系统时序152　　8.10.1　时钟周期约束152　　8.10.2　时钟周期约束与漂移153　　8.10.3　保持时间约束153　　8.10.4　考虑漂移和抖动的时钟周期约束154　8.11　时序与环境噪声156　8.12　小结157　参考文献157　习题158第9章　ic存储器电路163　9.1　存储器电路结构164　9.2　存储器单元165　9.3　存储器译码器166　　9.3.1　行译码器166　　9.3.2　列译码器167　9.4　读操作168　9.5　读操作的晶体管宽长比调整169　9.6　存储器写操作170　　9.6.1　单元写操作170　　9.6.2　锁存器转移曲线170　9.7　写操作的晶体管宽长比调整171　9.8　列写电路173　9.9　读操作与灵敏放大器174　9.10　动态存储器177　　9.10.1　3晶体管dram单元177　　9.10.2　1晶体管dram单元178　9.11　小结179　参考文献179　习题179第10章　pla、cpld与fpga181　10.1　一种简单的可编程电路——pla181　　10.1.1　可编程逻辑门182　　10.1.2　“与”/“或”门阵列183　10.2　下一步：实现时序电路——cpld184　　10.2.1　引入时序模块——cpld184　　10.2.2　更先进的cpld186　10.3　先进的可编程逻辑电路——fpga190　　10.3.1　actel act fpga191　　10.3.2　xilinx spartan fpga192　　10.3.3　altera cyclone ⅲ fpga194　　10.3.4　如今的fpga196　　10.3.5　利用fpga工作——设计工具196　10.4　理解编程写入技术196　　10.4.1　反熔丝技术196　　10.4.2　eeprom技术198　　10.4.3　静态ram开关技术199　参考文献199第11章　cmos电路版图200　11.1　版图和设计规则200　11.2　版图设计方法：布尔方程、晶体管原理图和棒图201　11.3　利用powerpoint进行电路版图布局202　11.4　设计规则和*小间距203　11.5　cmos反相器的版图布局204　　11.5.1　pmos晶体管的版图204　　11.5.2　重温pmos晶体管版图的设计规则205　　11.5.3　nmos晶体管版图205　　11.5.4　将晶体管合并到共同的多晶硅栅下206　11.6　根据设计规则*小间距绘制完整的cmos反相器207　11.7　多输入逻辑门的版图207　11.8　合并逻辑门标准单元版图209　11.9　更多关于版图的内容210　11.10　版图cad工具211　11.11　小结211第12章　芯片是如何制作的212　12.1　集成电路制造概览212　12.2　硅晶圆片的制备213　12.3　生产线的前端和后端213　12.4　生产线前端工艺技术214　　12.4.1　硅的氧化214　　12.4.2　光刻214　　12.4.3　蚀刻216　　12.4.4　沉积和离子注入216　12.5　清洁和安全性操作217　12.6　晶体管的制造218　12.7　生产线后端工艺技术218　　12.7.1　溅射工艺219　　12.7.2　双金属镶嵌法（大马士革工艺）219　　12.7.3　层间电介质及*终钝化220　12.8　cmos反相器的制造220　　12.8.1　前端工艺操作220　　12.8.2　后端工艺操作221　12.9　芯片封装221　12.10　集成电路测试222　12.11　小结222　参考文献222章末偶数编号习题参考答案223索引228