×
Verilog高级数字设计

包邮Verilog高级数字设计

国外电子与通信教材系列

1星价 ¥70.3 (7.9折)
2星价¥70.3 定价¥89.0
暂无评论
图文详情
  • ISBN:7505396641
  • 装帧:简裝本
  • 册数:暂无
  • 重量:暂无
  • 开本:16开
  • 页数:1012
  • 出版时间:2004-04-01
  • 条形码:9787505396647 ; 978-7-5053-9664-7

本书特色

随着我国经济建设的发展和科学技术的不断进步,对高校教学工作不断提出新的要求和希望。我想,无论如何,要做好引进国外教材的工作,一定要联系我国的实际。教材和学术专著不同,既要注意科学性、学术性、也要重视可读性,要深入浅出,便于读者自学;引进的教材要适应高校教学改革的需要,针对目前一些教材内容较为陈旧的问题,有目的地引进一步先进的和正在发展中的交叉学科的参考书;要与国内出版的教材相配套,安排好出版英文版原版教材和翻译教材的比例。我们努力使这套教材能尽量满足上述要求,希望经们能放在学生们的课桌上,发挥一定的作用。

内容简介

本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题,还有合成后设计确认、定时分析及可测性设计等内容。 本书结构清晰,内容组织合理,适用于计算机、电子等相关专业本科高年级学生或研究生课程,同时也适用于对学习Verilog HDL及其在现代集成电路设计流中的应用感兴趣的专业工程师和技术人员。

目录

1. 数字设计方法概述2. 组合逻辑设计回顾3. 时序逻辑设计基础4. Verilog逻辑设计介绍5. 用组合时序逻辑行为模型进行逻辑设计6. 组合与时序逻辑综合7. 数据通道控制器设计与综合8. 可编程逻辑与存储器件9. 数字处理器算法与结构10. 算术处理器结构11. 后综合设计确认附录
展开全部

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格(不含优惠券部分),仅供参考,未必等同于实际到手价。

确定
快速
导航