×
芯想事成 集成电路的封装与测试

包邮芯想事成 集成电路的封装与测试

¥40.1 (6.5折) ?
1星价 ¥40.1
2星价¥40.1 定价¥62.0
暂无评论
图文详情
  • ISBN:9787542782786
  • 装帧:一般胶版纸
  • 册数:暂无
  • 重量:暂无
  • 开本:16开
  • 页数:152
  • 出版时间:2022-10-01
  • 条形码:9787542782786 ; 978-7-5427-8278-6

本书特色

1. 全方位介绍集成电路封装与测试 2. 激发读者爱“芯”的兴趣

内容简介

本书是“‘芯’路”丛书之一,以集成电路的封装与测试作为主要核心内容,介绍芯片封装与测试的基础知识和基本电路功能模块。基于以上的基础知识,进一步讲解用于信息获取、处理、存储的核心芯片及其应用场景,本书通过对集成电路封装与测试领域的全方位介绍,让读者对集成电路封装与测试的理念和技术有较为全面的了解,由此引发读者对集成电路封装与测试的技术发展进行深入思考,更重要的是激发起青少年读者发奋学习,将来投身集成电路产业发展,报效国家的理想与信心。

目录

**章 芯片封装测试的发展史——芯片的 “梳妆打扮”

封装测试的诞生及概念

封装的作用及重要性

封装技术的驱动力

封装的分类

第二章 封装工艺流程——芯片“穿衣装扮”的顺序

磨片减薄

晶圆切割

芯片贴装

芯片键合/互连

塑封成型

第三章 典型的框架型封装技术——芯片的“古装”

通孔插装( Through Hole Packaging, THP )

表面贴装( Surface Mount Technology, SMT)

第四章 典型的基板型封装——芯片的 “中山装”

球栅阵列封装(BGA)

芯片尺寸封装(CSP)

第五章 多组件系统级封装——“多胞胎的混搭套装”

多芯片组件封装(MCM)

系统级封装(SiP)

第六章 三维封装 ( 3D Packaging)——新兴的“立体服饰”

三维封裝的出现背景

三维封装的形式及特点

三维封装技术的实际应用

三维封装的未来

第七章 先进封装技术——日新月异的“奇装异服”

晶圆级封装( Wafer Level Package, WLP)

芯粒技术(Chiplets)

微机电系统封装

第八章 封装中的测试——“试衣找茬”

测试定义及分类

可靠性测试

参考文献


展开全部

作者简介

刘子玉,2018年11月入职复旦大学微电子学院青年研究员,硕士生导师。2016年-2018年在香港城市大学电子系从事博士后研究,2010年-2016年清华大学微电子所攻读博士,2006年-2010年吉林大学材料学院攻读本科。主要从事先进封装技术,包括2.5D/3D集成、晶圆级封装、系统级的设计、工艺、仿真等,特别是在高密度互连键合技术、硅通孔技术、三维无源器件等方面进行了诸多创新性研究。目前在国内外顶级封装会议、期刊发表学术论文50篇,申请/授权封装相关专利20项,目前在研的省部级以上3项,横向项目1项,与多家国内知名封装企业合作。

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格(不含优惠券部分),仅供参考,未必等同于实际到手价。

确定
快速
导航