×
模拟集成电路版图设计实验教程

模拟集成电路版图设计实验教程

1星价 ¥39.8 (8.3折)
2星价¥39.8 定价¥48.0
暂无评论
图文详情
  • ISBN:9787306075277
  • 装帧:一般胶版纸
  • 册数:暂无
  • 重量:暂无
  • 开本:16开
  • 页数:189
  • 出版时间:2022-08-01
  • 条形码:9787306075277 ; 978-7-306-07527-7

内容简介

本书简要介绍模拟集成电路设计及CMOS、BJT、BCD等工艺的基本流程,介绍相应的掩膜信息,及相关的半导体元件如电阻、电容、MOS管、BJT等的基本结构及常见版图形式,介绍版图设计的基本设计规则。基于Cadence Virtuoso,介绍版图设计的基本流程,包括DRC、LVS及LPE等,并结合电路仿真完成模拟集成电路时设计全流程训练。

目录

**章 CMOS模拟集成电路版图基础
1.1 CMOS集成电路定义与简介
1.2 CMOS集成电路设计流程
1.3 CMOS器件基本工艺流程
1.4 CMOS版图设计简介及流程
1.5 CMOS集成电路基本器件结构及版图

第二章 反相器的版图设计
2.1 设计环境准备
2.1.1 软件登录
2.1.2 创建工程库
2.2 反相器电路图绘制
2.2.1 创建cellview
2.2.2 绘制原理图的基本操作
2.2.3 绘制反相器原理图
2.2.4 创建symbol
2.3 反相器前仿真功能验证
2.3.1 创建slm_inv的cellview
2.3.2 Tran仿真
2.4 反相器版图设计
2.4.1 初始版图编辑界面
2.4.2 版图绘制
2.5 反相器版图验证
2.5.1 DRC
2.5.2 LVS
2.6 反相器寄生参数提取
2.7 反相器后仿真

第三章 运算放大器的版图设计
3.1 运放电路图绘制
3.1.1 创建cellview及画图
3.1.2 创建symbol
3.2 运放前仿真功能验证
3.2.1 创建sim_Amp的cellview
3.2.2 DC仿真
3.2.3 AC仿真
3.2.4 Tran仿真(压摆率)
3.2.5 用Cadence自带的计算器工具计算建立时间以及转换效率
3.3 运放版图设计
3.3.1 差分对管的四角交叉匹配设计
3.3.2 电流镜的匹配设计
3.4 运放版图验证
3.4.1 DRC
3.4.2 LVS
3.5 运放寄生参数提取
3.6 运放spectre后仿真以及前仿真
3.6.1 运放前仿验证
3.6.2 运放后仿验证

第四章 IO、PAD和ESD保护
4.1 10 简介
4.2 焊盘(PAD)的制作
4.3 ESD的设计
4.4 防闩锁设计
4.5 模拟I/O的简要设计举例
4.5.1 原理图绘制
4.5.2 版图绘制

第五章 模拟集成电路版图设计实验
5.1 实验一反相器版图设计
5.1.1 实验内容
5.1.2 实验目的
5.1.3 实验要求
5.2 实验二运算放大器版图设计
5.2.1 实验内容
5.2.2 实验目的
5.2.3 实验要求
5.3 实验三IO版图设计
5.3.1 实验内容
5.3.2 实验目的
……
参考文献
展开全部

作者简介

郭建平,副教授,博士毕业于香港中文大学电子工程系,为中山大学“百人计划”引进人才、中山大学电子与信息工程学院电子科学与工程教研室主任。研究方向包括电源管理集成电路、激光雷达芯片及物联网芯片等。

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格(不含优惠券部分),仅供参考,未必等同于实际到手价。

确定
快速
导航