片上系统测试设计与优化

目录 第1部分**测试方法 第1章绪论2 第2章设计流程5 2.1引言5 2.2高层级设计5 2.3基于内核的设计6 2.4时钟8 2.5优化技术12 第3章可测性设计17 3.1引言17 3.2可测性设计方法25 3.3混合信号测试41 第4章边界扫描42 4.1引言42 4.2边界扫描标准42 4.3模拟测试总线48 第2部分SoC的可测性设计 第5章系统建模54 5.1引言54 5.2内核建模55 5.3源端测试建模58 5.4内核封装器59 5.5测试访问机制60 第6章测试冲突61 6.1引言61 6.2测试仪器的局限性61 6.3测试冲突64 6.4讨论70 第7章测试功耗71 7.1引言71 7.2功耗72 7.3系统级功耗建模73 7.4功耗网的热点建模74 7.5内核级功耗建模76 7.6讨论79 第8章测试访问机制80 8.1引言80 8.2测试访问机制设计87 8.3测试时间分析92 第9章测试调度95 9.1引言95 9.2固定测试时间的测试调度98 9.3不固定（可变）测试时间的测试调度106 9.4*佳测试时间120 9.5集成测试调度和TAM设计127 9.6测试设计流程中的集成内核选择131 9.7进一步研究134 第3部分SoC测试应用 第10章可重构的功耗敏感性内核封装器136 10.1引言136 10.2背景和相关工作138 10.3可重构的功耗敏感型内核封装器140 10.4*佳测试调度142 10.5实验结果151 10.6结论155 第11章用于设计和优化SoC测试解决方案的综合框架156 11.1引言156 11.2背景和相关工作157 11.3系统建模160 11.4SoC测试相关问题162 11.5启发式算法169 11.6模拟退火算法172 11.7实验结果175 11.8结论180 第12章基于内核设计的高效测试解决方案181 12.1引言181 12.2背景和相关工作183 12.3测试问题186 12.4我们的方法200 12.5实验结果208 12.6结论213 第13章片上系统测试设计流程中的内核选择214 13.1引言214 13.2背景215 13.3相关工作217 13.4问题构建220 13.5测试问题及其建模222 13.6测试设计算法227 13.7实验结果232 13.8结论233 第14章缺陷检测与测试调度235 14.1引言235 14.2相关工作236 14.3顺序测试调度237 14.4并行测试调度238 14.5测试调度算法241 14.6实验结果243 14.7结论246 第15章ATE内存约束下的测试向量选择和测试调度集成247 15.1引言247 15.2相关工作249 15.3问题构建250 15.4测试质量指标251 15.5测试调度和测试向量选择254 15.6实验结果259 15.7结论271 附录设计基准273 附.1引言273 附.2输入文件的格式273 附.3Kime设计275 附.4Muresan10设计276 附.5Muresan20设计278 附.6ASIC Z279 附.7扩展ASIC Z281 附.8System L283 附.9Ericsson（爱立信）设计285 附.10System S297 参考文献301