包邮AI处理器硬件架构设计

推荐语
前言
第1章 AI处理器概述
1.1神经网络基础
1.1.1卷积神经网络简介
1.1.2残差神经网络简介
1.1.3Transformer网络简介
1.2应用场景及其硬件需求介绍
1.2.1图像识别场景简介
1.2.2自动驾驶场景简介
1.2.3自然语言生成场景简介
1.3硬件加速平台介绍
1.3.1GPU简介
1.3.2DSA简介
第2章 AI处理器指令集设计
2.1标量指令集设计
2.2向量指令集设计
2.2.1寄存器设计
2.2.2算术逻辑类指令设计
2.2.3规约类指令设计
2.2.4重排列类指令设计
2.2.5数制转换类指令设计
2.2.6访存类指令设计
2.3矩阵运算指令设计
2.4DMA描述符设计
第3章AI处理器架构设计
3.1AI处理器架构概述
3.1.1VLIW SIMD架构设计
3.1.2超标量 SIMD架构设计
3.1.3SIMT架构设计
3.2向量运算和矩阵运算的融合层级
3.2.1寄存器级融合
3.2.2存储器级融合
3.3向量处理单元架构选型
3.3.1Memory直连型向量处理单元设计
3.3.2基于VRF的向量处理单元设计
3.4标量流水线和向量矩阵流水线的位置关系
3.4.1并行流水线结构设计
3.4.2串行流水线结构设计
3.5AI处理器整体架构设计
第4章 向量处理单元设计
4.1向量处理单元整体架构设计
4.2向量指令发射设计
4.2.1顺序发射设计
4.2.2乱序发射设计
4.3浮点运算单元设计
4.3.1IEEE 754协议介绍
4.3.2浮点加法器设计
4.3.3浮点乘法器设计
4.3.4浮点除法器设计
4.3.5浮点运算的融合
4.4跨通道跨切片处理单元设计
4.4.1规约类指令的硬件实现
4.4.2压缩类指令的硬件实现
4.4.3排序类指令的硬件实现
4.5超越函数类指令的硬件实现
4.5.1CORDIC算法介绍
4.5.2分段线性逼近实现
4.5.3分段查表结合多项式运算实现
第5章 矩阵处理单元设计
5.1矩阵乘法的硬件映射
5.2数据流设计
5.2.1输出固定数据流设计
5.2.2权重固定数据流设计
5.2.3输入固定数据流设计
5.3脉动阵列的结构及计算流程
5.4脉动阵列的优化
5.4.1列间广播设计
5.4.2行间累加融合设计
5.5定点MAC单元设计
5.5.1定点乘法器设计
5.5.2定点MAC单元微架构设计
5.6浮点MAC单元设计
第6章 标量处理单元设计
6.1前端设计
6.1.1指令提取单元设计
6.1.2分支预测单元设计
6.1.3指令译码单元与指令发射单元设计
6.2执行单元设计
6.2.1执行单元流水线设计
6.2.2典型功能单元的微架构实现
6.3访存单元设计
6.3.1数据缓存子系统概述
6.3.2访存单元微架构设计
第7章 数据搬运单元设计
7.1数据搬运单元整体架构设计
7.2多维传输任务的解析
7.2.1多维传输介绍
7.2.2不同维度传输的归一化设计
7.3A线接口设计
7.4在线填充引擎设计
7.5在线排序引擎设计
7.6在线转置引擎设计
第8章 存储系统设计
8.1AI处理器中的存储器设计
8.2存储器中Bank的划分方式
8.2.1Bank间地址交织方式
8.2.2Bank划分粒度介绍
8.3向量存储器设计
8.4GatherScatter引擎设计
8.5存储系统的物理实现
第9章 AI处理器设计实例
9.1HiPU硬件架构和指令集综述
9.1.1核心组件设计
9.1.2存储层次结构设计
9.1.3指令集设计
9.2HiPU微架构与流水线设计
9.3HiPU数据平面与计算阵列设计
参考文献