多电压CMOS电路设计

译者序原书序关于作者第1章 绪论 1.1 集成电路的发展 1.2 本书概述第2章 CMOS集成电路的功耗来源 2.1 动态开关功耗 2.2 泄漏功率 2.2.1 亚阈值漏电流 2.2.2 栅氧漏电流 2.3 短路功率 2.4 静态直流功率第3章 电源电压和阈值电压的缩放技术 3.1 动态电源电压缩放 3.2 多电源电压CMOS 3.3 阈值电压缩放 3.3.1 体偏置技术 3.3.2 多阈值电压CMOS 3.4 多电源和多阈值电压CMOS 3.5 动态电源和阈值电压缩放 3.6 多电压和多时钟域电路 3.7 小结第4章 低压电源 4.1 线性DC-DC变换器 4.2 开关电容DC-DC变换器 4.3 开关型DC-DC变换器 4.3.1 降压变换器的工作原理 4.3.2 开关型DC-DC变换器的功率降低技术 4.4 小结第5章 片上集成的降压变换器 5.1 降压变换器的电路模型 5.1.1 与MOSFET相关的功率损耗 5.1.2 与滤波电感相关的功率损耗 5.1.3 与滤波电容相关的功率损耗 5.1.4 降压变换器的总功耗 5.2 降压变换器的效率分析 5.2.1 全局*大效率的电路分析 5.2.2 有限滤波电容的电路分析 5.2.3 输出电压纹波限制 5.3 仿真结果 5.4 小结第6章 低电压摆幅单片式DC-DC变换器 6.1 低电压摆幅降压变换器的电路模型 6.1.1 MOSFET的功耗 6.1.2 MOSFET的模型 6.1.3 滤波电感的功耗 6.2 低电压摆幅的降压变换器的分析 6.2.1 全局*大效率的满摆幅电路分析 6.2.2 全局*大效率的低摆幅电路分析 6.3 小结第7章 高输入电压降压型DC-DC变换器 7.1 共源共栅桥电路 7.1.1 输入电压高达2Vmax的共源共栅桥电路 7.1.2 输入电压高达3Vmax的共源共栅桥电路 7.1.3 输入电压高达4Vmax的共源共栅桥电路 7.2 高输入电压单片式开关DC-DC变换器 7.2.1 共源共栅DC-DC变换器的工作原理 7.2.2 输入电压高达2Vmax的DC-DC变换器的效率特性 7.2.3 输入电压高达3vmax的DC-DC变换器的效率特性 7.3 小结第8章 多电源电压集成电路内的信号传输 8.1 高速、低功率电压接口电路 8.2 电压接口电路的仿真结果 8.3 实验结果 8.4 小结第9章 带有可变阈值保持管的多米诺逻辑电路 9.1 标准多米诺逻辑电路 9.1.1 标准多米诺逻辑电路原理 9.1.2 抗噪声干扰、延时和能量折中 9.2 可变阈值电压保持管多米诺逻辑电路 9.2.1 可变阈值电压保持管 9.2.2 动态体偏置发生器 9.3 仿真结果 9.3.1 带有可变阈值电压保持管的多输出多米诺进位产生器 9.3.2 带有可变阈值电压保持管的时钟延时多米诺逻辑 9.3.3 动态体偏置产生器的能量开销 9.4 正向和反向体偏置保持管多米诺逻辑 9.4.1 带有正向和反向体偏置保持管的时钟延时多米诺逻辑 9.4.2 应用于保持晶体管的正向和反向体偏置的技术缩放特性 9.5 小结第10章 动态电路亚阈值漏电流特性 10.1 与状态相关的亚阈值漏电流特性 10.2 抗噪声能力 10.3 在活动模式时的功率和延时特性 10.4 双阈值电压CMOS电路 10.5 小结第11章 睡眠开关双阈值多米诺逻辑 11.1 现有的睡眠模式电路技术 11.2 使用睡眠开关的双阈值多米诺逻辑 11.3 仿真结果 11.3.1 亚阈值泄漏能量的减小 11.3.2 多米诺逻辑电路里的堆叠效应 11.3.3 活动模式时的延迟和功率降低 11.3.4 睡眠/唤醒的延迟和能量开销 11.4 抗噪声补偿 11.5 小结第12章 总结参考文献