包邮FPGA电子系统设计项目实战-(VHDL语言)

第1章 fpga电子系统的设计方法 1.1 电子系统设计 1.1.1 总体方案确定 1.1.2 子系统设计 1.2 印制电路板设计 1.2.1 准备工作 1.2.2 元器件布局与布线 1.2.3 印制焊盘的尺寸及形状 1.2.4 印制导线的尺寸及形状 1.2.5 印制导线的抗干扰和屏蔽 1.2.6 印制电路板的对外连接 1.2.7 表面贴装技术对印制板的要求 1.3 电子系统的安装与调试 1.3.1 电子系统的安装 1.3.2 元器件的引脚识别 1.3.3 电子系统的调试 1.4 电子系统抗干扰措施 1.4.1 正确选择器件 1.4.2 正确分布元器件 1.4.3 交流输入电源增加电源滤波器 1.4.4 施加屏蔽措施 1.4.5 使用合理的接地方式 1.4.6 电路加入滤波电容和补偿电容第2章 max+plusⅱ使用方法 2.1 编程存储及编译 2.2 指定器件及编译 2.3 指定器件引脚及编译 2.4 下载 2.5 存储及编译图形描述（电路图） 2.6 仿真第3章 fpga的硬件描述语言vhdl 3.1 vhdl程序的特点 3.2 vhdl程序的基本结构 3.2.1 库说明 3.2.2 实体说明 3.2.3 结构体说明 3.3 vhdl的数据 3.3.1 基本标志符 3.3.2 数据对象 3.3.3 数据类型 3.4 vhdl的表达式 3.4.1 逻辑运算符 3.4.2 算术运算符 3.4.3 关系运算符 3.4.4 并置运算符 3.4.5 操作符的运算优先级第4章 vhdl的顺序描述语句 4.1 信号赋值语句和变量赋值语句 4.2 if语句 4.3 case语句 4.4 for loop循环语句 4.5 null语句第5章 vhdl的并行描述语句 5.1 进程语句 5.2 并发信号赋值语句 5.3 条件信号赋值语句 5.4 选择信号赋值语句 5.5 元件例化语句 5.6 生成语句第6章 vhdl的时钟信号描述方法 6.1 时钟信号的vhdl描述方法 6.1.1 时钟边沿的描述 6.1.2 时序电路中进程敏感信号是时钟信号 6.2 时序电路中复位信号的vhdl描述方法 ……第7章 vhdl的有限状态机的设计第8章 fpga数字电路设计实例第9章 fpga外围电路集成运算放大器第10章 fpga数字电路系统设计实例第11章 fpga电子系统设计项目附录： 部分图片索引参考文献