Verilog HDL数字系统设计

1星价 ¥49.0 (7.2折)

2星价￥49.0 定价￥68.0

作者：王建民

出版社：哈尔滨工业大学出版社

本类榜单：教材

分类：教材 > 研究生/本科/专科教材 > 工学

暂无评论

图文详情

ISBN：9787560367217
装帧：暂无
册数：暂无
重量：暂无
开本：32开
页数：380
出版时间：2017-06-01
条形码：9787560367217 ; 978-7-5603-6721-7

本书特色

本书通过大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点关注基于HDL的寄存器传输级（Register Transfer Level，RTL）数字系统设计，主要内容包括数字电路基础回顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容Verilog HDL IEEE 1364-2001标准。尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合高年级的本科生、研究生以及从事数字电路设计的工程人员使用。