可重构计算密码处理器

序 前言 第1章 绪论 1.1 信息安全与密码处理器 1.2 密码处理器的应用需求挑战 1.3 传统密码处理器研究现状 1.3.1 ASIC密码处理器研究现状 1.3.2 ISAP密码处理器研究现状 1.3.3 传统密码处理器的局限性 1.4 可重构计算密码处理器技术 1.4.1 可重构计算概述 1.4.2 可重构计算密码处理器研究现状 参考文献 第2章 密码算法的重构特性分析 2.1 密码算法功能及其分类 2.2 对称密码算法 2.2.1 分组密码算法 2.2.2 序列密码算法 2.3 杂凑算法 2.3.1 杂凑算法介绍 2.3.2 杂凑算法特点 2.3.3 杂凑算法共性逻辑 2.3.4 杂凑算法并行度 2.4 公钥密码算法 2.4.1 公钥密码算法介绍 2.4.2 公钥密码算法特点 2.4.3 公钥密码算法共性逻辑 2.4.4 公钥密码算法并行度 参考文献 第3章 可重构计算密码处理器硬件架构 3.1 可重构数据通路 3.1.1 可重构计算单元 3.1.2 互连网络 3.1.3 数据存储 3.1.4 异构模块 3.2 可重构控制器 3.2.1 配置控制方法 3.2.2 控制状态机 3.2.3 配置信息组织与存储 参考文献 第4章 可重构计算密码处理器编译方法 4.1 可重构计算处理器通用编译方法 4.2 可重构计算密码处理器关键编译方法 4.2.1 代码变换和优化 4.2.2 IR的划分和映射 4.3 可重构计算密码处理器算法编译实例 4.3.1 对称密码算法实现举例 4.3.2 杂凑算法实现举例 4.3.3 公钥密码算法实现举例 参考文献 第5章 可重构计算密码处理器设计实例 5.1 Anole处理器基本架构 5.1.1 可重构数据通路设计 5.1.2 可重构控制器设计 5.2 Anole处理器关键技术 5.2.1 DCN技术 5.2.2 计算与配置并行化设计 5.2.3 配置压缩和配置组织结构设计 5.3 Anole处理器集成开发工具 5.3.1 工具简介 5.3.2 配置方法 5.3.3 使用实例 5.4 Anole处理器实现结果分析 5.4.1 芯片实现结果 5.4.2 芯片性能对比 参考文献 第6章 可重构计算密码处理器抗物理攻击技术 6.1 基于时间与空间随机化的抗攻击技术 6.1.1 基于随机化的抗故障攻击技术 6.1.2 基于随机化的抗电磁攻击技术 6.2 可重构运算单元阵列抗攻击技术 6.2.1 基于运算单元的PUF技术 6.2.2 基于互连网络的抗攻击技术 参考文献 第7章 可重构计算密码处理应用技术展望 7.1 全同态加密与可重构计算 7.1.1 全同态加密的概念及应用 7.1.2 全同态加密的历史及现状 7.1.3 基于可重构计算的全同态加密 7.2 硬件木马与可重构计算 7.2.1 硬件木马分类与实例 7.2.2 硬件木马防御技术 7.2.3 针对可重构计算的硬件木马防御措施 参考文献 索引 后记 彩图