芯片安全导论

第 1章 集成电路基础 1

1.1 集成电路制作过程 1

1.1.1 集成电路设计 1

1.1.2 集成电路制造 16

1.1.3 集成电路封测 22

1.2 集成电路类型 24

1.2.1 现场可编程门阵列 25

1.2.2 专用集成电路 27

1.2.3 片上系统 28

1.2.4 片上网络 29

1.2.5 射频集成电路 31

1.3 集成电路工作环境 34

1.3.1 高温环境 34

1.3.2 低温环境 35

1.3.3 海洋环境 35

1.3.4 太空环境 36

参考文献 36

第 2章 集成电路安全风险 38

2.1 集成电路中的硬件木马 38

2.1.1 集成电路硬件木马简介 39

2.1.2 集成电路硬件木马结构 40

2.2 硬件木马检测技术 41

2.2.1 侧信道分析 42

2.2.2 逻辑检测 58

2.2.3 静态检测 62

2.2.4 逆向工程 75

参考文献 83

第3章 集成电路知识产权保护 85

3.1 知识产权核 85

3.1.1 知识产权核结构 85

3.1.2 知识产权核分类 85

3.1.3 知识产权核的应用 86

3.2 基于物理结构的保护 93

3.2.1 物理不可克隆函数 94

3.2.2 空白填充 97

3.2.3 电路伪装 98

3.2.4 分割生产 101

3.3 基于逻辑功能的保护法 104

参考文献 107

第4章 集成电路可靠性问题 110

4.1 设计环节上的可靠性问题 110

4.1.1 静电放电 111

4.1.2 集成电路互连引线电迁移 115

4.1.3 电磁辐射干扰 117

4.2 制造环节上的可靠性问题 117

4.2.1 制造工艺引起的可靠性问题 117

4.2.2 制造环境引起的可靠性问题 118

4.2.3 制造污染引起的可靠性问题 118

4.3 封装环节的可靠性问题 120

4.3.1 封装缺陷问题 121

4.3.2 封装失效问题 123

4.4 测试环节的可靠性问题 123

4.4.1 可测性设计内容 124

4.4.2 可测性设计优缺点 127

4.5 使用寿命引起的可靠性问题 127

4.5.1 负偏压温度不稳定性问题 128

4.5.2 热载流子注入问题 128

参考文献 129

第5章 生物芯片基础 130

5.1 生物芯片的结构 130

5.1.1 数字微流控生物芯片 131

5.1.2 微电极点阵列 132

5.1.3 连续微流控生物芯片 133

5.1.4 完全可编程阀阵列 135

5.2 生物芯片制作过程 138

5.2.1 DMFB设计流程 138

5.2.2 MEDA合成流程 141

5.2.3 CMFB合成流程 142

5.2.4 FPVA设计流程 145

5.3 生物芯片工作原理 145

5.3.1 介质电润湿 146

5.3.2 基于CMFB的控制原理 148

5.4 生物芯片的应用 151

5.4.1 生化检测 153

5.4.2 免疫学检测 154

5.4.3 分子检测 155

5.4.4 其他检测方法 156

参考文献 156

第6章 生物芯片安全风险 160

6.1 攻击手段 160

6.1.1 影子攻击 160

6.1.2 篡改样品浓度攻击与篡改校准曲线攻击 162

6.1.3 参数攻击与污染攻击 165

6.1.4 转置攻击、隧道攻击和老化攻击 166

6.1.5 逆向工程攻击与硬件木马攻击 168

6.2 威胁效果 179

6.2.1 拒绝服务 179

6.2.2 功能篡改 180

6.2.3 试剂污染 180

6.2.4 设计盗版 180

6.2.5 读数伪造 180

6.2.6 信息泄露 180

6.2.7 恶意老化 181

参考文献 181

第7章 生物芯片安全技术 182

7.1 随机检测点技术 182

7.1.1 均匀概率采样 183

7.1.2 偏移概率函数 183

7.1.3 静态放置 184

7.1.4 静态检测点的时间随机化 185

7.1.5 局部化检测方法 185

7.2 知识产权保护技术 186

7.2.1 伪装技术 186

7.2.2 混淆 187

7.2.3 基于微流体的多路选择器 189

7.2.4 新的物理不可克隆函数 190

7.2.5 全面的安全系统 193

7.2.6 锁定生化协议 196

7.2.7 水印技术 198

7.2.8 MEDA的保护技术 199

7.3 未来研究的趋势与挑战 201

7.3.1 新材料 202

7.3.2 新架构 203

7.3.3 新环境 203

参考文献 204

第8章 生物芯片可靠性问题 207

8.1 设计与制造缺陷 207

8.1.1 DMFB的典型缺陷 207

8.1.2 CMFB的典型缺陷 208

8.1.3 MEDA的典型缺陷 209

8.1.4 FPVA的典型缺陷 210

8.2 故障恢复 210

8.2.1 DMFB的故障恢复 210

8.2.2 CMFB的故障恢复 211

8.2.3 MEDA的故障恢复 212

8.2.4 FPVA的故障恢复 213

8.3 错误恢复 214

8.3.1 DMFB的错误恢复 214

8.3.2 CMFB的错误恢复 216

8.3.3 MEDA的错误恢复 216

8.3.4 FPVA的错误恢复 219

参考文献 221

第9章 人工智能芯片基础 223

9.1 人工智能芯片结构 223

9.1.1 基于GPU结构 223

9.1.2 基于FPGA结构 224

9.1.3 基于ASIC结构 225

9.1.4 基于神经拟态结构 225

9.2 人工智能芯片的制作过程 233

9.2.1 设计阶段 233

9.2.2 制造阶段 234

9.2.3 测试阶段 239

9.3 人工智能芯片的工作环境 239

参考文献 240

第 10章 人工智能芯片安全风险 242

10.1 人工智能芯片硬件木马介绍 242

10.2 人工智能芯片硬件木马结构 244

10.2.1 基于非易失性存储器的硬件木马 245

10.2.2 基于RRAM的神经形态系统的硬件木马 250

10.2.3 基于传统存储器的硬件木马 250

参考文献 253

第 11章 人工智能芯片硬件木马检测技术 255

11.1 基于非易失性存储器的硬件木马检测技术 255

11.2 神经形态硬件木马检测技术 256

11.3 神经网络木马检测技术 258

参考文献 259

第 12章 人工智能芯片知识产权保护 260

12.1 知识产权核结构 260

12.2 基于逻辑的混合加密保护法 265

参考文献 268