嵌入式硬件

第1章 嵌入式硬件基础
　1.1 硬件学习**讲：阅读电路原理图
　1.2 嵌入式电路板和冯·诺依曼模型
　1.3 硬件功率估计
　　1.3.1 模拟信号和数字信号简谈
　1.4 基础电路
　　1.4.1 dc电路
　　1.4.2 ac电路
　　1.4.3 有源器件
　1.5 连接到一起：一个电源系统
　　1.5.1 示波器
　　1.5.2 控制
　　1.5.3 探头
第2章 逻辑电路
　2.1 译码
　　2.1.1 bcd码
　2.2 组合逻辑
　　2.2.1 非门（not）
　　2.2.2 与门（and）和与非门（nand）
　　2.2.3 或门（or）和或非门（nor）
　　2.2.4 异或门（xor）
　　2.2.5 电路
　　2.2.6 三态器件
　2.3 时序电路
　　2.3.1 逻辑部分总结
　2.4 封装在一起：集成电路
第3章 嵌入式处理器
　3.1 概述
　3.2 isa架构模型
　　3.2.1 操作
　　3.2.2 操作数
　　3.2.3 存储
　　3.2.4 寻址模式
　　3.2.5 中断与异常处理
　　3.2.6 应用描述isa模型
　　3.2.7 通用isa模型
　　3.2.8 指令并行isa模型
　3.3 处理器内部设计
　　3.3.1 中央处理单元（cpu）
　　3.3.2 片上存储器
　　3.3.3 处理器的输入/输出（i/o）
　　3.3.4 处理器总线
　3.4 处理器性能
　　3.4.1 基准程序
第4章 嵌入式系统板总线和i/o
　4.1 系统板i/o
　4.2 数据管理：串行i/o与并行i/o
　　4.2.1 串行i/o实例1：网络与通信——rs-232
　　4.2.2 实例：motorola/freescale mpc823 fads板rs-232系统模型
　　4.2.3 串行i/o实例 ：网络和通信——ieee .11无线局域网
　　4.2.4 并行i/o
　　4.2.5 并行i/o实例3：“并行”输出和图形i/o
　　4.2.6 并行和串行i/o实例4：网络和通信——以太网
　　4.2.7 实例 ：motorola/freescale mpc823 fads板以太网系统模型
　　4.2.8 实例2：net silicon arm7 (6127001)开发板以太网系统模型
　　4.2.9 实例3：adastra neptune x86板上以太网系统模型
　4.3 与i/o部件接口
　　4.3.1 嵌入式系统板与i/o设备的接口
　　4.3.2 主cpu与i/o控制器接口
　4.4 i/o和性能
　4.5 系统板总线
　4.6 总线仲裁与时序
　　4.6.1 不可扩展总线：i2c总线实例
　　4.6.2 pci（外设部件互连）总线实例：可扩展总线
　4.7 将其他系统板部件集成到总线
　4.8 总线性能
第5章 存储系统
　5.1 概述
　5.2 存储器空间
　　5.2.1 l1 instruction memory（l1指令存储）
　　5.2.2 使用l1指令存储器存放数据
　　5.2.3 l1数据存储器
　5.3 cache概述
　　5.3.1 什么是cache
　　5.3.2 直接映射cache
　　5.3.3 全相连cache
　　5.3.4 n路组相连cache
　　5.3.5 更多的cache细节
　　5.3.6 直写和回写数据cache
　5.4 外部存储器
　　5.4.1 同步存储器
　　5.4.2 异步存储器
　　5.4.3 非易失性存储器
　5.5 direct memory access直接存储器访问
　　5.5.1 dma控制器概述
　　5.5.2 更多关于dma控制器
　　5.5.3 dma控制器编程
　　5.5.4 dma分类
　　5.5.5 基于寄存器的dma
　　5.5.6 基于描述符的dma
　　5.5.7 高级dma特性
第6章 嵌入式系统时序分析
第7章 选择微控制器和其他设计决策
第8章 微控制器网络的本质：rs-232
第9章 传感器和驱动器接口
第10章 其他常用硬件设计技巧与方法
附录a 电路原理图符号
附录b 缩略词
附录c 印制电路板设计问题