FPGA硬件软件设计及项目开发

序前言第1章  fpga概述  1.1 什么是fpga  1.2 fpga与32位处理器的比较  1.3 fpga和asic的关系  1.4 fpga的发展  1.5 代码语言vhdl和开发工具ise  1.6 fpga的应用第2章  xc3s500e和xcf04s的基本结构  2.1 xc3s500e的主要特点  2.2 内部结构总论  2.3 配置操作  2.4 芯片封装标记  2.5 输入输出块(iob)    2.5.1 iob内部结构    2.5.2 输入延时功能    2.5.3 存储单元功能    2.5.4 倍速数据传输    2.5.5 支持多种信号标准    2.5.6 片内差分端电阻(on_chip differential termination)    2.5.7 上拉电阻和下拉电阻    2.5.8 边沿切换速率(slew rate)控制和驱动强度(drive strength)控制    2.5.9 iob的区(bank)划分和规则    2.5.1 0iob的供电    2.5.1 1上电和配置过程时i／o引脚行为    2.5.1 2jtag边界扫描功能  2.6 可配置逻辑块(clb)和切片(slice)资源    2.6.1 clb总论    2.6.2 切片总论  2.7 块ram(block ram)  2.8 专用乘法器(dedicated multiplier’s)  2.9 数字时钟管理器(dcm，digital clock manager)    2.9.1 总论    2.9.2 延锁环(delay-locked loop，dll)    2.9.3 数字频率合成器(digital freqlmncy synthesizer，dfs)    2.9.4 相移器(phase shifter，ps)    2.9.5 状态逻辑(status logic)  2.10 时钟基本结构  2.11 芯片内功能单元互连(interconnect)  2.12 配置(coufiguration)    2.12.1 配置过程    2.12.2 配置数据大小    2.12.3 配置时钟信号cclk的设计要点    2.12.4 hswap，m[2：0]和vs[2：0]引脚线路设计要点    2.12.5 主机串口模式(master serial mode)    2.12.6 其它的主机配置模式    2.12.7 从机串口模式(slave seral mode)    2.12.8 jtag模式    2.12.9 配置过程总结  2.13 spartan-3e系列fpga芯片引脚说明    2.13.1 引脚类型    2.13.2 三种封装的引脚  2.14 platform flash prom    2.14.1 flash prom的特点和对fpga的支持    2.14.2 flash prom内部结构    2.14.3 prom参与fpga配置    2.14.4 prom的在系统烧写(in-system programming)    2.14.5 prom的指标参数和引脚第3章  核板和外围模块硬件设计  3.1 *小系统和外围器件  3.2 基于fpga的电子产品分类  3.3 硬件系统的需求分析和项目方案  3.4 线路板集成设计工具protel dxp简介  3.5 核板原理图设计  3.6 核板pcb设计  3.7 模块bankl_mdl(液晶和8xled模块)设计    3.7.1 接口模块bankl_mdl设计    3.7.2 8xled模块设计    3.7.3 rs232通信模块设计  3.8 模块bank0_mdl(单数码管模块)设计  3.9 模块bank1_md2(4连数码管模块)设计  3.10 并口jtag下载器设计  3.11 模块bank2_mdl(输入模块)设计第4章  开发环境ise和vhdl语言  4.1 开发环境ise  4.2 ise安装过程    4.2.1 注册    4.2.2 ise软件下载    4.2.3 ise安装  4.3 ise操作全过程    4.3.1 ise界面介绍    4.3.2 新项目(new project)建立    4.3.3 产生源代码    4.3.4 源代码综合(synthesize)    4.3.5 波形仿真(simulate)    4.3.6 产生用户约束文件    4.3.7 执行设计(implement design)    4.3.8 产生烧写文件(generate programming file)    4.3.9 产生prom文件    4.3.10 烧写    4.3.11 运行  4.4 ise各功能模块    4.4.1 ise全过程总结    4.4.2 参考已有的源代码和约束文件建立新项目    4.4.3 源代码综合(synthesize—xst)    4.4.4 执行设计(implement[)esign)    4.4.5 产生烧写文件(genei’ate programming file)    4.4.6 配置目标器件((20nfigure target device)  4.5 vhdl语言    4.5.1 vhdl源代码结构形式    4.5.2 vhdl基本定义    4.5.3 vhdl语句    4.5.4 元件模块(component)第5章  项目软件开发和源代码解释  5.1 简单逻辑门电路    5.1.1 双输入与非门电路test00_nand    5.1.2 解码器电路testl38_decoder_1  5.2 简单时序电路    5.2.1 led闪烁电路testo_led    5.2.2 led跑马灯电路test8led_horserun    5.2.3 带锁存解码器电路testl38_decoder_2    5.2.4 同步解码器电路testl38_decoder_3    5.2.5 串入并出同步移位寄存器电路testl64_sipo    5.2.6 单数码管电路testlednumber_1    5.2.7 按键控制的单数码管电路testlednumber_2  5.3 i／o口电路    5.3.1 4连数码管计数器numledx4_1    5.3.2 4连数码管精密计时器numledx4_2    5.3.3 4连数码管倒计时器numledx4_3    5.3.4 4连数码管定时器numledx4_4  5.4 通信电路    5.4.1 字符液晶显示lcdl602_disp    5.4.2 uart通信发送uart_transmitter    5.4.3 uart通信接收发送uart_tranceiver    5.4.4 蓝牙通信bluetooth_1    5.4.5 基于pwm的led亮度控制pwm_2xled    5.4.6 双舵机控制pwm_2xminiserver    5.4.7 步进电机控制step_motorl    5.4.8 带设置的步进电机控制step_motor2  5.5 dcm开发    5.5.1 数字时钟管理器实例dcm_test  5.6 其它项目    5.6.1 直流电机控制    5.6.2 继电器控制    5.6.3 单片机和fpga双机系统参考文献