数字电子技术(第2版)/黄瑞祥/浙江省高等教育重点建设教材应用型本科规划教材

第1章　逻辑代数基础
　1.1　概述
　　1.1.1 数字信号和数字化
　　1.1.2　二进制数和编码
　1.2　逻辑代数的运算规则
　　1.2.1　三种基本运算
　 1.2.2　基本公式和常用公式
　 1.2.3　基本规则
　1.3　逻辑函数及其表示方法
　　1.3.1 逻辑函数
　　1.3.2　逻辑函数的几种表示方法
　　1.3.3 几种表示方法之间的转换
　　1.3.4　逻辑函数的两种标准形式
　1.4　逻辑函数的公式化简法
　　1.4.1 逻辑函数的*简形式
　　1.4.2　逻辑函数的公式化简法
　1.5　逻辑函数的卡诺图化简法
　　1.5.1 卡诺图的结构
　　1.5.2　逻辑函数的卡诺图
　　1.5.3 用卡诺图化简逻辑函数
　1.6　具有约束的逻辑函数及其化简
　　1.6.1 约束和约束条件
　　1.6.2　具有约束项的逻辑函数的化简
　本章小结
　习题
第2章　门电路
　2.1　概述
　　2.1.1 什么是门电路？
　 2.1.2 高电平、低电平与正、负逻辑
　　2.1.3 数字集成电路的集成度及分类
　2.2 半导体二极管、三极管和MOS管的开关特性
　　2.2.1 理想开关的开关特性
　 2.2.2 半导体二极管的开关特性
　 2.2.3 二极管开关等效电路
　 2.2.4 半导体三极管的开关特性
　　2.2.5　MOS管的开关特性
　2.3　CMOS门电路
　　2.3.1　CMOS反相器
　 2.3.2 CMOS与非门、或非门、与门和或门
　　2.3.3 CMOS与或非门
　 2.3.4　CMOS传输门、三态门和漏极开路门
　　2.3.5　CMOS电路产品简介及使用中应注意的问题
　2.4　TTL集成门电路
　　2.4.1 TTL反相器
　 2.4.2 TTL与非门、或非门、与门、或门、与或非门和异或门
　　2.4.3 TTL集电极开路门和三态门
　 2.4.4　TTL集成电路
　2.5　TTL电路与CMOS电路的接口
　 2.5.1 用TTL电路驱动CMOS电路
　　2.5.2 用CMOS电路驱动TTL电路
　本章小结
　习题
第3章　组合逻辑电路
　3.1　概述
　 3.1.1　组合逻辑电路概念
　 3.1.2　组合逻辑电路的方框图及特点
　　3.1.3　组合逻辑电路逻辑功能表示方法
　 3.1.4　组合逻辑电路分类
　3.2　组合逻辑电路的分析方法
　3.3　组合逻辑电路的设计方法
　3.4　常用中规模标准组合模块电路
　 3.4.1 中规模标准组合模块电路概念
　 3.4.2 加法器
　 3.4.3 乘法器
　 3.4.4　数值比较器
3.4.5 编码器
3.4.6 译码器
3.4.7 数据选择器
3.4.8 数据分配器
3.5 用中规模集成电路实现组合逻辑函数
3.5.1 用集成数据选择器实现组合逻辑函数
3.5.2 用译码器实现组合逻辑函数
3.5.3 用加法器实现组合逻辑函数
3.6 组合电路中的竞争冒险
3.6.1 组合电路中的竞争冒险现象
3.6.2 组合电路中的竞争冒险判别方法
3.6.3 组合电路中的竞争冒险消除方法
本章小结
习题
第4章 集成触发器
4.1 RS触发器及锁仔器
4.1.1 基本RS触发器
4.1.2 锁存器
4.1.3 时钟控制RS触发器
4.2 JK触发器
4.2.1 主从JK触发器
4.2.2 边沿JK触发器
4.3 D触发器和T触发器
4.3.1 D触发器
4.3.2 T触发器
4.3.3 触发器之间的转换
4.3.4 触发器的实用电路
4.4 触发器的应用
4.4.1 寄存器
4.4.2 异步计数器
4.4.3 触发器的动态特性
本章小结
习题
第5章 时序逻辑电路
5.1 同步时序电路分析
5.1.1 时序电路的结构和分类
5.1.2 时序电路的基本分析方法
5.1.3 时序电路的分析举例
5.2 同步时序电路的设计
5.2.1 同步时序电路设计的一般步骤
5.2.2 同步时序电路设计举例
5.3 中规模标准时序模块电路
5.3.1 寄存器和移位寄存器
5.3.2 同步计数器
5.3.3 异步计数器
5.4 用中规模标准模块电路构成时序电路
5.4.1 任意进制计数器
5.4.2 移位寄存器型计数器
5.4.3 序列信号发生器和检测器
5.4.4 控制器
本章小结
习题
第6章 可编程逻辑器件
6.1 慨述
6.2 可编程只读存储器
6.2.1 只读存储器(ROM)
6.2.2 可编程只读存储器
6.2.3 用ROM实现组合逻辑电路
6.3 低密度的可编程逻辑器件(SPLD)
6.3.1 可编程逻辑阵列(PLA)
6.3.2 可编程阵列逻辑(PAL)
6.3.3 通用阵列逻辑(GAL)
6.4 高密度的可编程逻辑器件(HDPLD)
6.4.1 CPLD
6.4.2 现场可编程门阵列FPGA
6.5 随机存取存储器(RAM)
本章小结
习题
第7章 Verilog HDL硬件描述语言
7.1 概述
7.2 Verilog HDL的程序结构
7.2.1 模块的概念和结构
7.2.2 模块的描述方法
7.3 词法
7.3.1 间隔符与注释符
7.3.2 数值
7.3.3 字符串
7.3.4 标识符和关键字
7.4 数据类型及常量、变量
7.4.1 参数常量
7.4.2 变量
7.5 运算符和表达式
7.5.1 运算符
7