计算机组成与系统结构(第五版.立体化教材)

目录
第五版前言
**章 计算机系统概论 1
1.1 计算机的分类 1
1.2 计算机的发展简史 2
1.2.1 计算机的五代变化 2
1.2.2 半导体存储器的发展 3
1.2.3 微处理器的发展 3
1.2.4 计算机的性能指标 5
1.3 计算机的硬件 6
1.3.1 硬件组成要素 6
1.3.2 运算器 7
1.3.3 存储器 8
1.3.4 控制器 8
1.3.5 适配器与输入输出设备 11
1.4 计算机的软件 11
1.4.1 软件的组成与分类 11
1.4.2 软件的发展演变 12
1.5 计算机系统的层次结构 13
1.5.1 多级组成的计算机系统 13
1.5.2 软件与硬件的逻辑等价性 14
本章小结 14
习题 15
第二章 运算方法和运算器 16
2.1 数据与文字的表示方法 16
2.1.1 数据格式 16
2.1.2 数的机器码表示 19
2.1.3 字符与字符串的表示方法 23
2.1.4 汉字的表示方法 24
2.1.5 校验码 25
2.2 定点加法、减法运算 26
2.2.1 补码加法 26
2.2.2 补码减法 27
2.2.3 溢出概念与检测方法 28
2.2.4 基本的二进制加法/减法器 29
2.3 定点乘法运算 31
2.3.1 原码并行乘法 31
2.3.2 直接补码并行乘法 36
2.4 定点除法运算 38
2.4.1 原码除法算法原理 38
2.4.2 并行除法器 40
2.5 定点运算器的组成 43
2.5.1 逻辑运算 43
2.5.2 多功能算术/逻辑运算单元(ALU) 45
2.5.3 内部总线 49
2.5.4 定点运算器的基本结构 49
2.6 浮点运算方法和浮点运算器 51
2.6.1 浮点加法、减法运算 51
2.6.2 浮点乘法、除法运算 54
2.6.3 浮点运算流水线 55
2.6.4 浮点运算器实例 58
本章小结 60
习题 60
第三章 多层次的存储器 62
3.1 存储器概述 62
3.1.1 存储器的分类 62
3.1.2 存储器的分级 63
3.1.3 主存储器的技术指标 63
3.2 SRAM存储器 64
3.2.1 基本的静态存储元阵列 64
3.2.2 基本的SRAM逻辑结构 65
3.2.3 读/写周期波形图 66
3.3 DRAM存储器 67
3.3.1 DRAM存储元的记忆原理 67
3.3.2 DRAM芯片的逻辑结构 68
3.3.3 读/写周期、刷新周期 69
3.3.4 存储器容量的扩充 70
3.3.5 高级的DRAM结构 71
3.3.6 DRAM主存读/写的正确性校验 75
3.4 只读存储器和闪速存储器 76
3.4.1 只读存储器ROM 76
3.4.2 FLASH存储器 80
3.5 并行存储器 82
3.5.1 双端口存储器 82
3.5.2 多模块交叉存储器 85
3.6 cache存储器 88
3.6.1 cache基本原理 88
3.6.2 主存与cache的地址映射 90
3.6.3 替换策略 95
3.6.4 cache的写操作策略 95
3.6.5 Pentium 4的cache组织 96
3.7 虚拟存储器 97
3.7.1 虚拟存储器的基本概念 97
3.7.2 页式虚拟存储器 99
3.7.3 段式虚拟存储器和段页式虚拟存储器 101
3.7.4 虚存的替换算法 104
3.8 奔腾系列机的虚存组织 104
3.8.1 存储器模型 104
3.8.2 虚地址模式 105
3.8.3 分页模式下的地址转换 106
3.9 存储保护 107
3.9.1 存储区域保护 107
3.9.2 访问方式保护 109
本章小结 109
习题 110
第四章 指令系统 113
4.1 指令系统的发展与性能要求 113
4.1.1 指令系统的发展 113
4.1.2 对指令系统性能的要求 113
4.1.3 低级语言与硬件结构的关系 114
4.2 指令格式 115
4.2.1 操作码 115
4.2.2 地址码 116
4.2.3 指令字长度 117
4.2.4 指令助记符 117
4.2.5 指令格式举例 118
4.3 操作数类型 120
4.3.1 一般的数据类型 120
4.3.2 Pentium数据类型 120
4.3.3 Power PC数据类型 120
4.4 指令和数据的寻址方式 121
4.4.1 指令的寻址方式 121
4.4.2 操作数基本寻址方式 122
4.4.3 寻址方式举例 125
4.5 典型指令 129
4.5.1 指令的分类 129
4.5.2 基本指令系统的操作 130
4.5.3 精简指令系统 130
4.6 ARM汇编语言 133
本章小结 134
习题 134
第五章 中央处理机 137
5.1 CPU的功能和组成 137
5.1.1 CPU的功能 137
5.1.2 CPU的基本组成 137
5.1.3 CPU中的主要寄存器 138
5.1.4 操作控制器与时序产生器 139
5.2 指令周期 140
5.2.1 指令周期的基本概念 140
5.2.2 MOV指令的指令周期 141
5.2.3 LAD指令的指令周期 143
5.2.4 ADD指令的指令周期 145
5.2.5 STO指令的指令周期 145
5.2.6 JMP指令的指令周期 147
5.2.7 用方框图语言表示指令周期 147
5.3 时序产生器和控制方式 150
5.3.1 时序信号的作用和体制 150
5.3.2 时序信号产生器 151
5.3.3 控制方式 153
5.4 微程序控制器 153
5.4.1 微程序控制原理 153
5.4.2 微程序设计技术 160
5.5 硬连线控制器 163
5.6 传统CPU 166
5.6.1 Intel 8088 CPU 166
5.6.2 IBM 370系列CPU 167
5.7 流水CPU 168
5.7.1 并行处理技术 168
5.7.2 流水CPU的结构 169
5.7.3 流水线中的主要问题 171
5.7.4 奔腾CPU 173
5.8 RISC CPU 177
5.8.1 RISC机器的特点 177
5.8.2 RISC CPU实例 178
本章小结 182
习题 183
第六章 总线系统 185
6.1 总线的概念和结构形态 185
6.1.1 总线的基本概念 185
6.1.2 总线的连接方式 186
6.1.3 总线的内部结构 188
6.1.4 总线结构实例 189
6.2 总线接口 190
6.2.1 信息传送方式 190
6.2.2 总线接口的基本概念 192
6.3 总线的仲裁 194
6.3.1 集中式仲裁 194
6.3.2 分布式仲裁 196
6.4 总线的定时和数据传送模式 196
6.4.1 总线的定时 196
6.4.2 总线数据传送模式 199
6.5 HOST总线和PCI总线 199
6.5.1 多总线结构 199
6.5.2 PCI总线信号 201
6.5.3 总线周期类型 202
6.5.4 总线周期操作 203
6.5.5 总线仲裁 204
6.6 InfiniBand标准 204
6.6.1 InfiniBand的体系结构 204
6.6.2 InfiniBand的通信协议 205
本章小结 207
习题 207
第七章 外围设备 209
7.1 外围设备概述 209
7.1.1 外围设备的一般功能 209
7.1.2 外围设备的分类 209
7.2 磁盘存储设备 210
7.2.1 磁记录原理 210
7.2.2 磁盘的组成和分类 212
7.2.3 磁盘驱动器和控制器 213
7.2.4 磁盘上信息的分布 215
7.2.5 磁盘存储器的技术指标 216
7.3 磁盘存储设备的技术发展 217
7.3.1 磁盘cache 217
7.3.2 磁盘阵列RAID 218
7.3.3 可移动存储设备 219
7.4 磁带存储设备 219
7.5 光盘和磁光盘存储设备 220
7.5.1 光盘存储设备 220
7.5.2 磁光盘存储设备 222
7.6 显示设备 223
7.6.1 显示设备的分类与有关概念 223
7.6.2 字符/图形显示器 224
7.6.3 图像显示设备 226
7.6.4 VESA显示标准 227
7.7 输入设备和打印设备 229
7.7.1 输入设备 229
7.7.2 打印设备 230
本章小结 232
习题 232
第八章 输入输出系统 234
8.1 外围设备的速度分级与信息交换方式 234
8.1.1 外围设备的速度分级 234
8.1.2 信息交换方式 235
8.2 程序查询方式 237
8.3 程序中断方式 240
8.3.1 中断的基本概念 240
8.3.2 程序中断方式的基本I/O接口 241
8.3.3 单级中断 243
8.3.4 多级中断 244
8.3.5 中断控制器 247
8.3.6 Pentium中断机制 248
8.4 DMA方式 250
8.4.1 DMA的基本概念 250
8.4.2 DMA传送方式 251
8.4.3 基本的DMA控制器 253
8.4.4 选择型和多路型DMA控制器 255
8.5 通道方式 258
8.5.1 通道的功能 258
8.5.2 通道的类型 259
8.5.3 通道结构的发展 260
8.6 通用I/O标准接口 261
8.6.1 并行I/O标准接口SCSI 261
8.6.2 串行I/O标准接口IEEE 1394 262
本章小结 264
习题 265
第九章 并行体系结构 267
9.1 体系结构中的并行性 267
9.1.1 并行性的概念 267
9.1.2 提高并行性的技术途径 268
9.1.3 单处理机系统中并行性的发展 268
9.1.4 多处理机系统中并行性的发展 268
9.1.5 并行处理机的体系结构类型 270
9.2 超长指令字处理机 271
9.2.1 VLIW处理机的特点 271
9.2.2 VLIW处理机的结构模型 272
9.2.3 典型处理机结构 273
9.3 多线程与超线程处理机 275