基于FPGA的数字逻辑系统实验教程

第1章概述. 1.1EDA技术? 1.2基于可编程逻辑器件的EDA设计流程1.3实验 第2章实验硬件开发平台 2.1 FPGA概述 2.2 DE1-SoC FPGA开发板简介 2.3 DE1-SoC的设置 2.4时钟模块 2.5 DE1-SoC的基本I/O设备 第3章开发环境 3.1 Quartus Prime 22.1的下载及安装 3.2 Questa的许可证申请和配置 3.3 Quartus Prime 22.1的基础应用 3.4测试平台 3.5工具 3.6 Signal Tap逻辑分析仪 第4章Verilog HDL设计的抽象级别与层次4.1门级结构描述建模 4.2数据流描述与行为级建模 4.3不同描述风格的设计示例 4.4模块实例化设计 4.5流水线设计 第5章Verilog HdL有限状态机设计5.1有限状态机设计 5.2序列检测器 5.3交通灯控制器 5.4电梯控制器 第6章Verilog HDL的I/O外设线设计实例 6.1七段数码管 6.24x4矩阵键盘 6.3UART异步串口通信 6.4SPI接口 6.5OLED显示 第7章Verilog HDL的运算类设计实例 7.1加减法器 7.2超位加法器 7.3阵列乘法器 7.4流水线乘法器 7.5除法器 7.6流水线除法器 7.7FIR滤波器 第8章Verilog HDL数字系统设计实例 8.1数字系统设计 8.2数字钟的设计与实现 8.3简化CPU设计与实现