Verilog SOPC高级实验教程-(内配光盘)

第1讲 ModelSim SE 6.0的操作11.1 创建设计文件的目录21.2 编写RTL代码31.3 编写测试代码31.4 开始RTL仿真前的准备工作41.5 编译前的准备、编译和加载51.6 波形观察器的设置51.7 仿真的运行控制5总结6思考题6第2讲 Quartus 8.1入门82.1 Quartus Ⅱ的基本操作知识82.2 Quartus Ⅱ的在线帮助92.3 建立新的设计项目92.4 用线路原理图为输入设计电路 122.4.1 图块编辑器的使用122.4.2 线路原理图文件与Verilog 文件之间的转换162.5 编译器的使用162.6 对已设计的电路进行仿真192.7 对已布局布线的电路进行时序仿真20总结21思考题21第3讲 用Altera器件实现电路233.1 用Cyclone ⅡFPGA实现电路 233.2 芯片的选择243.3 项目的编译263.4 在FPGA中实现设计的电路27总结35思考题35第4讲 参数化模块库的使用374.1 在Quartus Ⅱ下建立引用参数化模块的目录和设计项目374.2 在Quartus Ⅱ下进入设计资源引用环境374.3 参数化加法-减法器的配置和确认384.4 参数化加法器的编译和时序分析434.5 复杂算术运算的硬件逻辑实现43总结44思考题45第5讲 锁相环模块和SignalTap的使用485.1 在Quartus Ⅱ下建立引用参数化模块的目录和设计项目485.2 在Quartus Ⅱ下进入设计资源引用环境495.3 参数化锁相环的配置和确认495.4 参数化锁相环配置后生成的Verilog代码535.5 参数化PLL的实例引用575.6 设计模块电路引脚的分配595.7 用ModelSim对设计电路进行布局布线后仿真图605.8 Signal Tap Ⅱ的使用625.8.1 Signal Tap Ⅱ和其他逻辑电路调试工具的原理635.8.2 调用Signal Tap Ⅱ的方法635.8.3 Signal Tap Ⅱ的配置64总结70思考题71第6讲 Quartus ⅡSOPCBuilder的使用736.1 Quartus ⅡSOPCBuilder的总体介绍736.2 SOPCBuilder人机界面的介绍736.3 将Nios Ⅱ处理器核添加到系统756.4 部件之间连接的确定766.5 系统内存部件的确定及其在系统中的添加776.6 系统构成部件的重新命名和系统的标识符786.7 基地址和中断请求优先级别的指定786.8 Nios Ⅱ复位和异常地址的设置796.9 Nios Ⅱ系统的生成796.10 将配置好的 Nios Ⅱ核集成到MyNiosSystem项目816.11 用 Nios Ⅱ软件集成开发环境IDE建立用户程序836.12 软件代码解释87总结88思考题和实验88第7讲 在Nios Ⅱ系统中融入IP917.1 Avalon总线概况917.2 设计模块和信号输入电路简介927.2.1 LED阵列显示接口的设计（ leds_matrix.v ）927.2.2 按钮信号的输入（button.v）987.3 硬件设计步骤1007.3.1 建一个目录放置设计文件1007.3.2 创建设计的组件1017.3.3 Nios Ⅱ系统的构成1057.3.4 对Verilog 文件的归纳和编写设计项目的顶层文件1087.3.5 用.tcl文件对FPGA引脚的定义1107.3.6 对项目的编译1137.3.7 把编译生成的电路配置代码下载到FPGA1147.4 软件设计步骤1147.4.1 建立软件程序目录并调用Nios ⅡIDE1147.4.2 程序的运行118总结118思考题119第8讲 LCD显示控制器IP的设计1218.1 LCD显示的相关概念介绍1218.1.1 位图的基础知识1218.1.2 位图的尺寸1228.1.3 位图颜色1228.1.4 地址的线性、矩形选择1228.1.5 alpha混合1228.1.6 TFT-LCD彩色显示控制时序图1238.1.7 显示器控制接口（IP）知识产权核介绍1248.2 显示控制器IP核总体结构及其与嵌入式Nios Ⅱ处理器核的关系1258.3 端口信号的说明1278.4 显示控制器IP核的基本操作1288.5 显示控制器IP寄存器的说明1288.5.1 寄存器总体介绍1288.5.2 控制寄存器组1298.5.3 时序寄存器组1308.5.4 背景层相关寄存器组1318.6 模块划分及模块功能简介1328.7 LCD IP模块的测试1378.8 在SOPC系统中应用LCD显示控制器IP核1378.9 构建SOPC系统1458.10 引脚分配1518.11 软件开发1538.12 软件代码解释158总结158思考题159第9讲 BitBLT控制器IP1619.1 图形加速及BitBLT相关概念介绍1619.1.1 位图和BitBLT1629.1.2 调色板1629.1.3 颜色扩展1639.1.4 颜色键控1639.1.5 光栅操作1639.2 BitBLT控制器IP介绍1649.2.1 BitBLT控制器IP结构和系统结构框图1649.2.2 BitBLT控制器IP寄存器说明1669.2.3 BitBLT控制器IP模块说明1679.3 BitBLT控制器IP使用示例1699.3.1 构建SOPC系统1699.3.2 引脚分配1739.3.3 软件开发1769.3.4 软件源程序1829.3.5 软件代码解释189总结190思考题191第10讲 复杂SOPC系统的设计19210.1 本讲使用的主要组件简介19310.1.1 LCD控制器19310.1.2 BitBLT控制器 19310.2 硬件设计步骤19310.2.1 Quartus Ⅱ工程的建立19310.2.2 在工程中加入LCD控制器和BitBLT控制器19410.2.3 Nios Ⅱ系统的构成19410.2.4 编写设计项目顶层文件19410.2.5 FPGA引脚定义19410.2.6 编译和下载项目19410.3 软件开发19410.3.1 软件程序介绍19410.3.2 软件结构19510.3.3 软件源程序19510.3.4 软件代码解释203总结203思考题205本书的结束语206附录 GX-SOC/ SOPC 专业级创新开发实验平台207附录1 GX-SOC/SOPC-DEV-LAB Platform开发实验平台概述207附录2 GX-SOC/SOPC-DEV-LAB Platform 创新开发实验平台简介209附录3 GX-SOC/SOPC-DEV-LAB Platform创新开发实验平台的组成和结构210附录4 GX-SOPC-EP2C35-M672 Cyclone Ⅱ核心板硬件资源介绍253参考文献259