FPGA/CPLD技术实用教程

第1章　可编程逻辑器件简介
　1.1　可编程逻辑设计技术简介
　　1.1.1　可编程逻辑器件发展简史
　　1.1.2　可编程逻辑器件特点
　　1.1.3　可编程逻辑器件分类
　　1.1.4　主要可编程逻辑器件生产厂商及典型器件
　1.2　fpga／cpld的基本结构
　　1.2.1　cpld的基本结构
　　1.2.2　fpga的基本结构
　　1.2.3　cpld和fpga的比较及选用
　1.3　fpga／cpld的设计流程
　1.4　fpga／cpld的开发工具－eda软件
　　1.4.1　设计输入工具
　　1.4.2　综合工具
　　1.4.3　仿真工具
　　1.4.4　实现与优化工具
　　1.4.5　后端辅助工具
　　1.4.6　验证调试工具
　　1.4.7　系统级设计环境
　1.5　下一代可编程逻辑设计技术展望
　　1.5.1　下一代可编程逻辑器件硬件发展趋势
　　1.5.2　下一代eda软件设计方法发展趋势
　1.6　ahera典型fpga／cpld的结构
　　1.6.1　altera高密度fpga
　　1.6.2　altera低成本fpga
　　1.6.3　altera的cpld器件
　1.7　本章小结
　1.8　习题
第2章　vhdl硬件描述语言
　2.1　vhdl概述
　　2.1.1　vhdl语言的特点
　　2.1.2　vhdl程序的一般结构
　2.2　vhdl语言的程序结构
　　2.2.1　实体（entty）
　　2.2.2　结构体（architecture）
　　2.2.3　库（library）
　　2.2.4　程序包（package）
　　2.2.5　配置（configuration）
　2.3　vhdl语言的数据类型
　　2.3.1　vhdl的文字规则
　　2.3.2　vhdl的数据对象（data0bject）
　　2.3.3　vhdl的数据类型（data　type）
　　2.3.4　vhdl的类型转换
　2.4　vhdl的操作符（operator）
　　2.4.1　操作符的种类
　　2.4.2　操作符的优先级
　　2.4.3　逻辑操作符（logicaloperator。）
　　2.4.4　关系操作符（ilelationaloperatol）
　　2.4.5　算术操作符（aritilmeticoperator）
　2.5　vhdl的顺序语句（sequentialstatement）
　　2.5.1　赋值语句
　　2.5.2　流程控制语句
　　2.5.3　等待语句（wait）
　　2.5.4　子程序调用语句
　　2.5.5　返回语句（return）
　　2.5.6　空操作语句（null）
　　2.5.7　其他顺序语句
　2.6　vhdl的并行语句（concurtentstatement，）
　　2.6.1　块语句（blockstatement）
　　2.6.2　进程语句（processstatement）
　　2.6.3　并行过程调用语句（concurrentprocedure（jail）
　　2.6.4　并行信号赋值语句（concurrentsignalassignment）
　　2.6.5　元件例化语句（componentinstanfiat：ion）
　　2.6.6　生成语句（ceneratestatement）
　2.7　本章小结
　2.8　习题
第3章　quartusⅱ软件及应用
　3.1　quaitusⅱ软件概述
　　3.1.1　quailusⅱ软件的功能简介
　　3.1.2　quariusⅱ软件的用户界面
　3.2　基本设计流程
　　3.2.1　工程文件管理
　　3.2.2　创建quartusⅱ的工程
　　3.2.3　设计输入方式
　　3.2.4　基于图形编辑输入法的设计过程
　　3.2.5　基于文本编辑输入法的设计过程
　3.3　signalprobe及signaltapⅱ逻辑分析器
　　3.3.1　signalprobe
　　3.3.2　signaltapⅱ逻辑分析器
　3.4　本章小结
　3.5　习题
第4章　组合逻辑电路设计
第5章　时序逻辑电路设计
第6章　gw48　eda实验系统使用方法简介