集成电路设计-(第2版)

目录 第1章绪论 1.1集成电路的诞生和发展 1.2集成电路分类 1.3集成电路产业链 1.4集成电路设计与eda技术 1.4.1集成电路设计 1.4.2集成电路设计自动化技术的发展 第2章集成电路工程基础 2.1平面工艺基础 2.1.1薄膜的制备 2.1.2光刻工艺和技术 2.1.3掺杂技术 2.2集成电路制造基本工艺流程 2.2.1双极型集成电路制造工艺流程 2.2.2cmos集成电路制造工艺流程 2.2.3bicmos集成电路制造工艺简介 2.3集成电路中的元件 2.3.1npn晶体管及其寄生效应 2.3.2pnp晶体管及其寄生效应 2.3.3mos晶体管及其寄生效应 2.3.4小尺寸mos器件凸显的问题与按比例缩小理论 2.3.5集成电路中的二极管 2.3.6集成电路中的电阻器 2.3.7集成电路中的电容器 2.3.8集成电路中的电感器 2.4集成电路版图设计基础 2.4.1版图设计规则 2.4.2版图布局 2.4.3版图布线 2.4.4版图验证与数据提交 2.4.5版图基本优化设计技术 第3章集成电路器件模型 3.1二极管模型 3.1.1直流模型 3.1.2大信号模型 3.1.3小信号模型 3.1.4pn结二极管温度效应 3.2双极型晶体管模型 3.2.1em模型 3.2.2gp模型 3.3mos场效应晶体管模型 3.3.1mosfet电流方程模型 3.3.2mosfet大信号模型 3.3.3mosfet小信号模型 3.3.4mosfet二阶及高阶效应模型 3.4噪声模型 3.4.1噪声源类型 3.4.2集成电路器件噪声模型 第4章spice模拟程序 4.1spice简介 4.2spice电路描述语句 4.2.1电路输入语句和格式 4.2.2spice的输出语句和输出变量 4.3spice电路分析功能介绍 4.3.1直流分析 4.3.2交流小信号分析 4.3.3瞬态分析 4.3.4傅里叶分析 4.3.5通用参数扫描分析 4.3.6蒙特卡罗分析 4.3.7*坏情况分析 4.3.8温度分析 4.3.9噪声分析 4.3.10其他常用的控制命令 第5章双极型数字集成电路 5.1简易ttl与非门 5.1.1工作原理 5.1.2电压传输特性与抗干扰能力 5.1.3负载能力 5.1.4瞬态特性 5.1.5电路功耗 5.1.6多发射极输入晶体管设计 5.2ttl与非门的改进形式 5.2.1三管单元ttl与非门 5.2.2四管单元ttl与非门 5.2.3五管单元ttl与非门 5.2.4六管单元ttl与非门 5.2.5肖特基晶体管和sttl与非门 5.2.6lsttl和alsttl与非门 5.3ttl与非门的逻辑扩展 5.3.1ttl基本门电路 5.3.2ttl oc门电路 5.3.3ttl三态门电路 5.3.4ttl施密特逻辑门电路 5.3.5ttl触发器电路 5.4ttl中大规模集成电路 5.4.1中大规模集成电路的结构特点 5.4.2ttl简化逻辑门 5.4.3单管逻辑门电路 5.4.4内部简化触发器 5.5ttl集成电路版图解析 5.5.1ttl与非门版图解析 5.5.2lsttl或门版图解析 5.6ecl集成电路 5.6.1ecl基本门的工作原理 5.6.2ecl电路的逻辑扩展 5.6.3ecl电路版图设计特点 5.7i2l集成电路 5.7.1i2l基本单元的工作原理 5.7.2i2l电路的逻辑组合 5.7.3i2l电路版图设计特点 第6章cmos数字集成电路设计 6.1cmos反相器 6.1.1工作原理 6.1.2直流传输特性与噪声容限 6.1.3瞬态特性 6.1.4功耗特性 6.2传输门 6.2.1单沟mos传输门 6.2.2cmos传输门 6.3cmos基本逻辑电路 6.3.1标准cmos静态逻辑门 6.3.2伪nmos逻辑与差分级联电压开关逻辑 6.3.3cmos三态门 6.3.4传输门逻辑和差动传输管逻辑 6.3.5cmos动态逻辑 6.4cmos触发器 6.4.1rs触发器 6.4.2d触发器 6.4.3cmos施密特触发器 6.5加法器电路 6.5.1全加器和半加器 6.5.2逐位进位加法器 6.5.3进位选择加法器 6.5.4超前进位加法器 6.6mos存储器 6.6.1存储器概述 6.6.2mask rom 6.6.3可擦写rom 6.6.4随机存取存储器 6.6.5按内容寻址存储器 6.7cmos集成电路版图设计特点 6.7.1抗闩锁设计 6.7.2抗静电设计 6.8集成电路实现方法 6.8.1全定制设计方法 6.8.2门阵列设计方法 6.8.3标准单元设计方法 6.8.4积木块设计方法 6.8.5可编程逻辑器件方法 第7章模拟集成电路设计 7.1概述 7.2电流镜 7.2.1基本mos电流镜 7.2.2共源共栅电流镜 7.2.3双极型电流镜 7.3基准源 7.3.1电压基准源 7.3.2电流基准源 7.4cmos单级放大器 7.4.1共源极放大器 7.4.2共漏极放大器 7.4.3共栅极放大器 7.4.4共源共栅极放大器 7.4.5四种典型结构的特点归纳 7.5双极型单级放大器 7.5.1共射极放大器 7.5.2共集极放大器 7.5.3共基极放大器 7.6差动放大器 7.6.1差动工作方式 7.6.2基本差动对 7.6.3共模响应 7.7放大器的频率特性 7.7.1密勒效应 7.7.2共源极的频率特性 7.7.3共漏极的频率特性 7.7.4共栅极的频率特性 7.7.5共源共栅极的频率特性 7.7.6差动放大器的频率特性 7.8噪声 7.8.1噪声有关特性 7.8.2电路中的噪声计算 7.9运算放大器及频率补偿 7.9.1性能参数 7.9.2一级运放 7.9.3两级运放 7.9.4反馈及频率补偿 7.10比较器 7.10.1比较器的特性 7.10.2比较器的类型 7.10.3高速比较器的设计 7.11开关电容电路 7.11.1基本开关电容 7.11.2基本单元 7.11.3开关电容滤波器 7.12数据转换电路 7.12.1数模转换器 7.12.2模数转换器 7.13模拟电路的版图设计特点 7.13.1晶体管 7.13.2对称性 7.13.3无源器件 7.13.4噪声问题 第8章数字集成电路自动化设计 8.1数字集成电路设计方法学概述 8.1.1层次化设计方法 8.1.2电子设计自动化设计流程 8.2verilog硬件描述语言 8.2.1verilog hdl基础 8.2.2verilog hdl门级建模 8.2.3verilog hdl数据流建模 8.2.4verilog hdl行为级建模 8.2.5verilog hdl层次式建模 8.3设计综合 8.3.1行为综合 8.3.2逻辑综合 8.3.3版图综合 8.4设计验证 8.4.1设计验证的基本内容 8.4.2功能验证概述 8.4.3基于模拟的验证 8.4.4时序验证概述 第9章集成电路的测试技术 9.1故障模型 9.1.1固定型故障 9.1.2桥接故障 9.1.3延迟故障 9.1.4iddq故障 9.2测试向量生成 9.2.1异或法 9.2.2布尔差分法 9.2.3单路径敏化法 9.2.4d算法 9.2.5fan算法 9.3可测性设计 9.3.1专用可测性设计技术 9.3.2扫描测试技术 9.3.3内建自测试技术 9.3.4边界扫描技术 9.4系统芯片的测试结构及标准 9.4.1soc测试结构 9.4.2内核测试标准ieee 1500 第10章soc设计概论 10.1soc简介 10.1.1soc概述 10.1.2soc结构 10.1.3soc的技术特点 10.2soc设计方法学 10.2.1soc设计流程 10.2.2基于平台的soc设计方法 10.2.3soc设计自动化技术的发展 10.3ip核的设计和复用 10.3.1ip核的几种形态 10.3.2ip核设计和复用技术 10.4soc/ip验证技术 10.4.1soc验证的特点 10.4.2soc验证方法学 10.5基于片上网络互连的多核soc 10.5.1mpsoc简介 10.5.2mpsoc片上通信结构的发展 10.5.3片上网络技术 10.6soc技术的发展 10.6.1soc技术发展趋势 10.6.2纳米工艺制程中cmos器件技术的发展 10.6.3纳米级集成电路材料和工艺设备的发展 参考文献