纳米级集成电路系统电源完整性分析

1星价 ¥61.3 (4.9折)

2星价￥61.3 定价￥125.0

作者：桥本正德

出版社：机械工业出版社

本类榜单：工业技术

分类：工业技术 > 机械仪表工业 > 机械学（机械设计基础理论）

温馨提示：5折以下图书主要为出版社尾货，大部分为全新（有塑封/无塑封），个别图书品相8-9成新、切口有划线标记、光盘等附件不全详细品相说明>>

暂无评论

图文详情

ISBN：9787111569879
装帧：暂无
册数：暂无
重量：暂无
开本：32开
页数：314
出版时间：2017-09-01
条形码：9787111569879 ; 978-7-111-56987-9

本书特色

进入21世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，本书作者以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBMPOWER7 处理器芯片作为实例进行分析，后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。

内容简介

进入21世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，本书作者以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBMPOWER7+处理器芯片作为实例进行分析，后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。

译者序
原书前言
致谢
作者简介
本书作者及分工
第１章　集成电路电源完整性的重要性１
　１１　晶体管缩放和电源完整性退化过程１
　　１１１　恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）缩放下电源完整性３
　　１１２　低功耗设计及电源完整性退化４
　　１１３　集成电路中的电源网格噪声５
　　１１４　电源完整性退化对Ｉ／Ｏ电路及信号完整性的影响８
　１２　电源完整性恶化的因素９
　　１２１　电源完整性退化对良率的影响９
　　１２２　减少电压扩展和增加功率１１
　　１２３　制造及封装技术的增强和成本１２
　　１２４　设计和验证成本１３
　　１２５　不可持续的能源浪费１３
　１３　参考文献１４
第２章　电源和衬底噪声对电路的影响１５
　２１　电源噪声和衬底噪声１５
　２２　路径以及延迟单元和电源噪声１７
　　２２１　路径延迟和电源噪声之间的关系１８
　　２２２　组合单元延迟２２
　　２２３　触发器时间特性２５
　２３　耦合效应电路级时序分析２８
　　２３１　难点２８
　　２３２　电源噪声的时间和空间的相关性３０
　　２３３　统计噪声模型３２
　　２３４　个案分析３４
　２４　模拟／射频（ＲＦ）电路的噪声影响３７
　　２４１　电源噪声３７
　　２４２　衬底噪声３９
　２５　习题４０
　２６　参考文献４０
第３章　电源完整性中的时钟产生和分布４２
　３１　时钟延时、偏移以及抖动４２
　３２　用于时钟树的互连元件４６
　　３２１　互连元件的寄生器件４６
　　３２２　电感的定义４６
　　３２３　电感提取４７
　　３２４　互连元件仿真５３
　　３２５　专用的感性互连元件５５
　　３２６　信号传输时间和电感５８
　３３　时钟树结构及其仿真６０
　　３３１　时钟树结构６０
　　３３２　工业级时钟分布网络应用６３
　３４　电源噪声引起的时钟偏移６４
　　３４１　串行电路中的电源噪声６４
　　３４２　噪声敏感的时钟分布网络仿真６５
　　３４３　在电压Ｖ和温度Ｔ变化的情况下，时钟偏移分析的实例６６
　　３４４　与时钟偏移和电源噪声有关的其他工作７１
　３５　时钟产生７１
　　３５１　对与电源完整性有关的锁相环和延迟锁相环的讨论７２
　　３５２　锁相环结构７３
　　３５３　准则１：将锁相环与噪声进行隔离７４
　　３５４　准则２：将单端电路以及物理版图设计为差分形式７６
　　３５５　准则３：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、
噪声设计７８
　３６　数据通信的时钟提取８０
　　３６１　开关式鉴相器８０
　　３６２　数据恢复延迟锁相环和相位插值器８１
　３７　总结８１
　３８　参考文献８１
第４章　Ｉ／Ｏ电路中的信号及电源完整性设计８３
　４１　引言８３
　４２　单端Ｉ／Ｏ电路设计８４
目　　录Ⅺ　
　　４２１　同步开关输出噪声８４
　　４２２　测量的同步开关输出噪声与仿真值的相关性８７
　　４２３　片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值８９
　　４２４　信号完整性和电源完整性的联合仿真８９
　　４２５　从专用集成电路芯片中所见的整体电源分布网络阻抗９３
　　４２６　频域内的目标阻抗９５
　　４２７　采用依赖于频率目标阻抗的信号衰减估计９８
　４３　差分Ｉ／Ｏ设计９９
　　４３１　差分Ｉ／Ｏ电路的信号完整性建模９９
　　４３２　差分传输线、串扰噪声和通孔的影响１００
　　４３３　机织玻璃纤维的共模转换１０１
　４４　三维系统级封装中的电源完整性设计和评估１０５
　　４４１　宽总线结构的优势１０６
　　４４２　三种层叠芯片和三维系统级封装配置１０７
　　４４３　完整的电源分布网络阻抗及其对同步开关输出噪声的影响１１３
　４５　总结１１８
　４６　参考文献１１９
第５章　电源完整性退化及建模１２１
　５１　背景１２１
　５２　电源完整性建模１２３
　　５２１　板级电源完整性１２３
　　５２２　封装管壳的电源完整性１２４
　　５２３　片上电源网格完整性１２４
　５３　电源完整性分析１２５
　５４　频域分析１２５
　５５　时域分析１２８
　５６　目标阻抗背景１２９
　５７　问题公式化１３０
　５８　*坏情况电源分布网络输出电压噪声１３０
　５９　无可实现性限制的阻抗１３１
　５１０　具有可实现性限制的阻抗１３３
　　５１０１　一阶阻抗１３３
　　５１０２　二阶阻抗１３４
　５１１　实际电源分布网络１３９
　　５１１１　无等效串联电阻的理想ＬＣ结构１４０

展开全部

作者简介

作者简介ＭａｓａｎｏｒｉＨａｓｈｉｍｏｔｏ：分别于１９９７、１９９９和２００１年在日本京都大学获得通信和计算机工程学士、硕士和博士学位。自２００４年起，在日本大阪大学的信息系统工程系从事教学和科研工作，目前是副教授。他的主要研究领域为片上电源噪声和信号耦合噪声的建模和测试工作。Ｈａｓｈｉｍｏｔｏ博士感兴趣的研究包括时序、功耗和信号完整性分析、超低功耗设计、可靠性设计、软错误建模、物理设计的高性能优化和片上高速信号产生。Ｈａｓｈｉｍｏｔｏ博士已经发表了２００多篇期刊和会议论文，获得２００４年ＡＳＰ－ＤＡＣ佳论文奖和２００８年ＡＳＰ－ＤＡＣ大规模集成电路设计竞赛特别功能奖。他是ＩＥＥＥ、ＡＣＭ、ＩＥＩＣＥ和ＩＰＳＪ成员，也是数个国际会议的技术方案委员会成员，包括ＤＡＣ、ＩＴＣ、ＩＣＣＡＤ、ＶＬＳＩ电路讨论会、ＩＳＰＤ、ＡＳＰ－ＤＡＣ、ＤＡＴＥ、ＩＣＣＤ和ＩＳＱＥＤ。
ＲａｊＮａｉｒ：于１９８６年获得印度迈索尔大学电子通信工程学士学位，于１９９４年获得路易斯安那州立大学电气工程硕士学位。具有超过２５年的工业和学术领域科研工作经验，在工程期刊和会议上发表大量的受邀论文和简报，得到同行的广泛好评。职业生涯一直从事电子和半导体相关工作，主要关注功率和功率传送，信号和电源完整性研究。在近的２０年，ＲａｊＮａｉｒ创办了两个创业公司，主要从事显影硅、封装方面的知识产权和电源完整性相关的电子设计自动化软件。是之前一本关于集成电路电源完整性分析和管理方面著作的合著者，拥有超过４０个授权专利，是半导体业、电源完整性和超大规模／３Ｄ集成方面的专家顾问。作者简介ＭａｓａｎｏｒｉＨａｓｈｉｍｏｔｏ：分别于１９９７、１９９９和２００１年在日本京都大学获得通信和计算机工程学士、硕士和博士学位。自２００４年起，在日本大阪大学的信息系统工程系从事教学和科研工作，目前是副教授。他的主要研究领域为片上电源噪声和信号耦合噪声的建模和测试工作。Ｈａｓｈｉｍｏｔｏ博士感兴趣的研究包括时序、功耗和信号完整性分析、超低功耗设计、可靠性设计、软错误建模、物理设计的高性能优化和片上高速信号产生。Ｈａｓｈｉｍｏｔｏ博士已经发表了２００多篇期刊和会议论文，获得２００４年ＡＳＰ－ＤＡＣ佳论文奖和２００８年ＡＳＰ－ＤＡＣ大规模集成电路设计竞赛特别功能奖。他是ＩＥＥＥ、ＡＣＭ、ＩＥＩＣＥ和ＩＰＳＪ成员，也是数个国际会议的技术方案委员会成员，包括ＤＡＣ、ＩＴＣ、ＩＣＣＡＤ、ＶＬＳＩ电路讨论会、ＩＳＰＤ、ＡＳＰ－ＤＡＣ、ＤＡＴＥ、ＩＣＣＤ和ＩＳＱＥＤ。
ＲａｊＮａｉｒ：于１９８６年获得印度迈索尔大学电子通信工程学士学位，于１９９４年获得路易斯安那州立大学电气工程硕士学位。具有超过２５年的工业和学术领域科研工作经验，在工程期刊和会议上发表大量的受邀论文和简报，得到同行的广泛好评。职业生涯一直从事电子和半导体相关工作，主要关注功率和功率传送，信号和电源完整性研究。在近的２０年，ＲａｊＮａｉｒ创办了两个创业公司，主要从事显影硅、封装方面的知识产权和电源完整性相关的电子设计自动化软件。是之前一本关于集成电路电源完整性分析和管理方面著作的合著者，拥有超过４０个授权专利，是半导体业、电源完整性和超大规模／３Ｄ集成方面的专家顾问。
本书作者及分工ＭｏｈａｂＡｎｉｓ：从２０１０年开始作为美国大学在开罗的教职人员，２００３年至２０１０年作为加拿大滑铁卢大学的计算机工程终身教授。他发表和出版过超过１５０篇论文和３本著作，是９个国际期刊的编辑。Ａｎｉｓ博士被授予安大略湖早期研究奖，由于卓越的研究成果获得了科尔顿奖章和ＩＥＥＥ国际低功耗设计奖，他在２００２年获得滑铁卢大学计算机工程博士学位，他主要参与本书第７章编写。
Ｃｈｕｎｇ－ＫｕａｎＣｈｅｎｇ：加州大学迭戈分校计算机科学与工程系教授，１９９１年获得加州大学迭戈分校工程学院ＮＣＲ教学奖，在２０００年成为ＩＥＥＥ会员，２００４、２００６和２００７年获得ＩＢＭ员工奖。在２０１３年获得加州大学迭戈分校卓越职工奖。主要参与第５～６章编写。
ＫｉａｎＨａｇｈｄａｄ：２０１１年获得加拿大滑铁卢大学电气与计算机工程博士学位，在２００８年获得加拿大自然科学和工程委员会研究生奖。主要研究领域为功率和热完整性，低功耗电子学ｖａｒｉａｔｉｏｎ－ｔｏｌｅｒａｎｔ设计，Ｈａｇｈｄａｄ博士２０００年在加拿大安大略多伦多创立Ｈｅｘｏｃｏｍ公司，目前是该公司的工程师和董事长。主要参与第７章的编写。
ＭａｓａｎｏｒｉＨａｓｈｉｍｏｔｏ：本书共同编辑，参与第１～３章和第８章的编写。
ＸｉａｎｇＨｕ：目前是高通公司功率完整性工程师，２０１０年到２０１３年是美国博通公司ＡＳＩＣ后端工程师。２０１２年获得圣地亚哥加利福尼亚大学计算机工程博士学位。主要研究方向包括功率分配网络的分析与优化。主要参与本书第５、６章的编写。
ＲａｊＮａｉｒ：本书共同编辑，主要参与第１、３和８章的编写。
ＭｉｚｕｈｉｓａＮｉｈｅｉ：分别于１９９０、１９９２和２００６年获得日本仙台东北大学电气工程工学学士、工程硕士和博士学位。从１９９２年开始，在日本厚木富士通实验室工作。目前，在厚木国家先进工业科学和技术国家研究所从事石墨烯互连和热管理工艺研究。主要参与本书第１０章的编写。
ＹａｓｕｈｉｒｏＯｇａｓａｈａｒａ：２００８年获得日本坂田大学信息系统工程博士学位。目前在日本国家先进工业科学和技术国家研究所从事纳米电子学研究，主要从事新器件的电子集成研究工作。Ｏｇａｓａｈａｒａ博士获得２００８年ＡＳＰ－ＤＡＣ大学的大规模集成电路设计竞赛特别功能奖，是ＩＥＥＥ和ＩＥＩＣＥ成员。参与本书第３章的编写。
ＡｍｉｒａｌｉＳｈａｙａｎ：２００５年获得伊朗德黑兰大学电气工程学士学位，分别于２００８年和２０１１年获得圣地亚哥加利福尼亚大学计算机工程硕士和博士学位。目前是圣地亚哥博通公司低功耗实现项目组成员，他的研究方向包括低功耗实现、管理和分配。主要参与本书第５、６章编写。
ＨｏｗａｒｄＨＳｍｉｔｈ：分别于１９８４年和１９８５年获得新西兰理工学院学士和硕士学位，１９８４年加入ＩＢＭ，从事从封装电气设计和计算机体系分析到新处理器的片上信号和电源完整性分析工作，Ｓｍｉｔｈ先生目前是波基普西市ＩＢＭ公司系统和工艺组传感器工程师，同时作为项目组长负责高集成度ＣＭＯＳ电路和芯片工艺电气分析工作。主要负责本书第９章的编写工作。
ＮａｖｉｎＳｒｉｖａｓｔａｖａ：在印度理工大学获得技术学士学位，加利福尼亚大学硕士和博士学位。在俄勒冈州威尔逊维尔ＭｅｎｔｏｒＧｒａｐｈｉｃｓ公司工作期间主要从事ＶＬＳＩ寄生参数提取和互连模型工作，他在超过２５个高引用率的顶级期刊发表论文并担任多个会议论文的审稿人。负责本书第１０章的编写。
ＴｏｓｈｉｏＳｕｄｏ：分别于１９７３、１９７５和２００６年获得日本东北大学学士、硕士和博士学位。在１９７５年加入日本东芝公司，主要从事ＭＣＭ工艺研究和发展，微处理器封装，高速信号完整性设计，功率完整性设计和ＣＭＯＳ大规模集成系统ＥＭＣ设计工作。在２００７年成为日本芝浦工业大学教授，在２００４年成为ＩＥＥＥ会员。主要负责本书第４章的编写。