EDA实用技术

情景1 概 述 1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL综合 1.5 基于VHDL的自顶向下设计方法 1.6 EDA技术的优势 1.7 EDA的发展趋势情景2 EDA设计流程及其工具 2.1 EDA设计流程 2.2 ASIC及其设计流程 2.3 常用EDA工具 2.4 QuartusⅡ简介 2.5 IP核概念介绍情景3 FPGA／CPLD结构与应用 3.1 概述 3.2 简单可编程逻辑器件原理情景4 VHDL设计初步 4.1 多路选择器的VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL描述 4.4 计数器设计 4.5 一般加法计数器设计情景5 QuartusⅡ应用向导 5.1 基本设计流程 5.2 Quartus：工程示例情景6 VHDL设计进阶 6.1 VHDL语法要素 6.2 VHDL语言顺序语句 6.3 VHDL并行语句 6.4 子程序情景7 状态机设计 7.1 状态机的定义 7.2 状态机的分类 7.3 状态机的设计步骤 7.4 MealY型状态机设计 7.5 Mealy状态机优化 7.6 Moore型有限状态机设计情景8 实验练习 实验一 组合逻辑3.8译码器的设计 实验二 组合逻辑电路的设计 实验三 触发器功能的模拟实现 实验四 扫描显示驱动电路 实验五 计数器及时序电路 实验六 数字钟(综合实验) 实验七 字符发生器参考文献