计算机组成原理实践教程-从逻辑门到CPU

第3章存储系统实验〖1〗3.1RAM组件实验〖*4/5〗3.1.1实验目的掌握Logisim平台中RAM组件的基本使用方法，进一步熟悉流水传输控制机制。 3.1.2背景知识 RAM组件是Logisim内建库中*复杂的一个组件，它*多能存储224个存储单元（地址线宽度*大24位），每个存储单元位宽*大32位。电路可以在RAM中加载和存储值。 RAM组件会用黑底白字显示当前存储单元的值，显示区域左侧是地址列表（灰色显示），所有数据均采用十六进制显示。用戳工具单击RAM组件上的地址或存储内容后，可以直接利用键盘修改显示区域地址和对应的存储内容，也可以通过菜单工具弹出十六进制编辑器直接编辑修改RAM存储内容。 RAM组件支持3种不同的接口模式，如图3.1所示，具体可以设置属性中的数据接口项，详细使用方式请参考第9章Logisim库参考手册中9.5.6节的内容。 图3.1RAM组件3种不同接口 3.1.3实验内容 在数据表示实验的工程文件data.circ中新增子电路，复制流水传输测试电路，改造该电路中编码流水传输第五阶段——显示阶段的功能，使得该阶段能将发送方发送过来的数据按照原始地址顺序存放在一个RAM存储器中，RAM组件地址线、数据线位宽与发送端ROM组件一致。为保证数据存储顺序，需要尝试改造各段流水接口部件，在传输汉字编码的同时增加传输汉字编码地址的逻辑。另外需要考虑RAM部件何时写入数据，写入控制信号如何控制，时序信号如何连接，等等问题。请尝试利用3种不同的RAM接口形式实现上述任务。 3.1.4实验思考 RAM组件是否可以采用与流水接口相反的时钟触发？从同步时序的角度上思考这样做会带来什么问题？ 3.2存储器扩展实验〖*4/5〗3.2.1实验目的理解存储系统进行位扩展、字扩展的基本原理，能利用相关原理解决实验中汉字字库的存储扩展问题，并且能够使用正确的字库数据填充。 3.2.2背景知识 由于存储芯片的容量及字长与目标存储器的容量及字长之间可能存在差异，应用存储芯片组织一定容量与字长的存储器时，一般可采用位扩展、字扩展、字位同时扩展等方法进行存储组织。 1. 位扩展（数据总线扩展、字长扩展） 当存储芯片的数据位小于CPU对数据位的要求时，可采用位扩展方式解决此类问题。此时，将所有存储芯片的地址线、读写控制线并联后与CPU的地址线和读写控制线连接，各存储芯片的数据总线汇聚成更高位宽的数据总线与CPU的数据总线相连，所有存储芯片的片选信号并联后与CPU连接。在图3.2中，4片2KB×2位的存储体按位扩展方式构成2KB×8位存储系统，当CPU给出一个地址访问存储系统时，该地址送入所有存储芯片，所有芯片并发工作为*终存储字提供各自的2位信息。假设一个存储系统容量为N位，若使用K位的芯片，且K 2. 字扩展（地址总线扩展、字数扩展） 字扩展也称容量扩展。当存储芯片的存储容量不能满足CPU对存储容量的要求时，可采用字扩展方式来扩展存储器。字扩展时，将所有存储芯片的数据总线、读写控制线各自并联后与CPU数据总线、读写控制线相连，各存储芯片的片选信号由CPU高位多余的地址线译码产生。在图3.3中，4个8KB存储芯片构成32KB的存储体，CPU给出一个地址时，只有一个存储芯片工作，具体哪一个芯片工作由存储系统地址高2位译码决定。假设一个存储系统容量为M，若使用容量为l位的芯片，且l 图3.2位扩展逻辑 图3.3字扩展逻辑