应用型本科信息大类专业数字电路实验教程/王术群

第1章基于FPGA的实验平台介绍/1
1.1FPGA 的基本结构及特点/1
1.2基于FPGA的设计流程/3
1.3实验硬件平台/4
1.4HDL硬件语言简介/11
1.5软件平台——Vivado基础/11

第2章基于传统实验平台实验/16
2.1传统实验方法介绍/16
2.2TTL、CMOS集成逻辑门的逻辑功能与参数测试/17
2.3组合逻辑电路的设计与测试/22
2.4触发器及其应用/25

第3章基于FPGA的“口袋实验室”实验——原理图篇/32
3.1IP库使用说明/32
3.274LS00与非门实验/33
3.3组合逻辑实现三变量表决电路/51
3.4显示译码实验/56
3.5触发器实现四路竞赛抢答器/59
3.6计数器实验/61
3.74位十六进制计数器显示/66
3.84位简易数字钟案例/68

第4章基于FPGA平台实验——程序篇/74
4.1Verilog HDL简介/74
4.238译码器及仿真实验/76
4.3加法器设计/84
4.4位宽可设置的加法器封装制定IP核/89
4.5触发器四路竞赛抢答器Verilog实验/94
4.6动态扫描数码管显示实验/97
4.7计数器Verilog实验/102
4.8状态机设计序列检测器实验/105
4.94位简易数字钟Verilog实验/110
4.10ADC0809 实验/115

附录AEGo1开发板用户手册/121

参考文献/138