Verilog HDL数字系统设计与验证 ——以太网交换机案例分析

第1章?复杂数字系统设计概述
1．1　Verilog HDL与数字系统设计
1．2?设计流程
1．3?Top-Down数字系统设计方法简介
1．3．1?顶层设计阶段
1．3．2　模块级规范编写阶段
1．3．3　模块级设计阶段
1．3．4?模块级仿真阶段
1．4　基于Verilog的电路仿真验证
1．4．1?数字系统验证的重要性
1．4．2　验证的全面性与代码覆盖率分析
1．4．3?自动测试testbench
1．5　本书所设计的以太网交换机
1．5．1　以太网技术
1．5．2?以太网交换机的基本功能
1．5．3　本书所设计的以太网交换机
1．6　本书在内容组织上的特点
第2章?MAC控制器的设计
2．1　MAC控制器接收部分的设计
2．1．1　MII接口中与数据帧接收相关的信号
2．1．2　mac_r与后级电路的接口队列
2．1．3　802．3 CRC-32校验运算电路
2．1．4　mac_r电路设计
2．1．5　mac_r电路仿真验证代码设计
2．2　MAC控制器发送部分的设计
2．2．1　MII接口中与数据帧发送相关的信号
2．2．2　mac_t电路设计
2．3　MAC控制器联合仿真测试
2．3．1　数据帧环回模块
2．3．2　环回测试电路的顶层设计文件
第3章?以太网查表电路
3．1?采用CAM实现的以太网查表电路
3．2?利用哈希散列表实现的精确匹配查表电路
3．2．1?哈希散列算法简介
3．2．2?基于哈希散列的查表电路
第4章?数据帧合路和MAC帧处理电路设计
4．1　数据帧合路电路
4．2　MAC帧处理电路
4．2．1?MAC帧处理电路的设计代码
4．2．2?数据帧合路电路与MAC帧处理电路联合仿真分析
第5章?以太网交换机版本1
5．1　简易队列管理器的设计
5．1．1?简易队列管理器的Verilog设计代码
5．1．2?简易队列管理器的仿真分析
5．2　系统时钟与系统复位问题
5．2．1　系统时钟生成
5．2．2　典型系统复位电路
5．3　v1版以太网交换机的设计与实现
5．4　v1版以太网交换机的系统级仿真分析
第6章?以太网交换机版本1的综合与实现
6．1　v1版以太网交换机的引脚约束
6．2?时钟约束设置
6．3?在线调试工具ChipScope的使用
第7章?基于链表的队列管理器电路
7．1?switch_pre电路的设计
7．2?switch_core电路的设计
7．2．1?共享缓存交换单元框图及工作流程
7．2．2?switch_core中的自由指针队列电路
7．2．3?switch_core中的队列控制器
7．2．4?switch_core电路
7．3?switch_post电路的设计
7．4?switch_top电路的设计
第8章?以太网交换机版本2
8．1　v2版以太网交换机的顶层设计代码
8．2　v2版以太网交换机的系统级仿真分析
附录A?Xilinx公司的可编程逻辑器件简介
附录B?ISE14．7使用指南
参考文献