EDA原理及Verilog HDL实现——从晶体管、门电路到Xilinx Vivado的数字系统设计

第1章 数字逻辑基础
1．1 数字逻辑的发展史
1．2 开关系统
1．2．1 0和1的概念
1．2．2 开关系统的优势
1．2．3 晶体管作为开关
1．2．4 半导体物理器件
1．2．5 半导体逻辑电路
1．2．6 逻辑电路符号描述
1．3 半导体数字集成电路
1．3．1 集成电路的发展
1．3．2 集成电路构成
1．3．3 集成电路版图
1．4 基本逻辑门电路分析
1．4．1 基本逻辑门电路的描述
1．4．2 逻辑门电路的传输特性
1．4．3 基本逻辑门集成电路
1．4．4 不同工艺逻辑门的连接
1．5 逻辑代数理论
1．5．1 逻辑代数中运算关系
1．5．2 逻辑函数表达式
1．6 逻辑表达式的化简
1．6．1 使用运算律化简逻辑表达式
1．6．2 使用卡诺图化简逻辑表达式
1．6．3 不完全指定逻辑功能的化简
1．6．4 输入变量的卡诺图表示
1．7 毛刺产生及消除
1．8 数字码制表示和转换
1．8．1 数字码制表示
1．8．2 数字码制转换
1．9 组合逻辑电路
1．9．1 编码器
1．9．2 译码器
1．9．3 码转换器
1．9．4 数据选择器
1．9．5 数据比较器
1．9．6 加法器
1．9．7 减法器
1．9．8 加法器/减法器
1．9．9 乘法器
1．10 时序逻辑电路
1．10．1 时序逻辑电路类型
1．10．2 时序逻辑电路特点
1．10．3 基本SR锁存器
1．10．4 同步SR锁存器
1．10．5 D锁存器
1．10．6 D触发器
1．10．7 其他触发器
1．10．8 普通寄存器
1．10．9 移位寄存器
1．10．10 存储器
1．11 有限自动状态机
1．11．1 有限自动状态机原理
1．11．2 状态图表示及实现
1．11．3 三位计数器
……

第2章 可编程逻辑器件工艺和结构
第3章 Vivado集成开发环境IP核设计流程
第4章 Vivado集成开发环境VerilogHDL设计流程
第5章 VerilogHDL语言规范
第6章 基本数字逻辑单元VerilogHDL描述
第7章 VerilogHDL数字系统设计和实现
第8章 创建和封装用户IP设计与实现
第9章 Vivado调试工具原理及实现
第10章 数字系统高级设计方法
第11章 数模混合系统设计