包邮Verilog HDL实验教程

第1章 QuartusⅡ入门向导 1．1 建立工作库文件夹和编辑设计文件 1．2 编译VerilogHDL文件 1．3 时序仿真 1．4 创建顶层文件 1．5 引脚设置与硬件验证 第2章 组合电路设计 2．1 编码器设计 2．2 译码器设计 2．3 数据选择器设计 2．4 加法器设计 2．5 乘法器设计 2．6 七人表决器设计 第3章 时序电路设计 3．1 触发器设计 3．2 寄存器设计 3．3 计数器设计 3．4 模可变16位计数器设计 3．5 序列检测器设计 第4章 综合设计型实验 4．1 数字秒表设计 4．2 频率计设计 4．3 多功能数字钟设计 4．4 彩灯控制器设计 4．5 交通灯控制器设计 4．6 密码锁设计 4．7 数控脉宽可调信号发生器设计 4．8 出租车计费器设计 4．9 万年历设计 4．10 数字电压表设计 4．11 波形发生器设计 4．12 自动售货机控制电路设计 4．13 电梯控制器电路设计 4．14 自动打铃系统设计 4．15 步进电机细分驱动控制电路设计 第5章 HDL项目设计应用实例 5．1 红外遥控发/收数据通信系统 5．2 红外遥控接收信号解码器设计 5．3 嵌入式UART的设计 5．4 步进电机驱动控制器设计 5．5 12C串行总线控制器设计 5．6 数字基带传输HDB3编解码器 5．7 PAL制数字视频图像采集控制器设计 5．8 双速自适应以太网MAC设计 附录1 GW48SOC/EDA系统使用说明 附录2 NH-TIV型EDA实验开发系统使用说明 附录3 MAX+plusⅡ使用指导 附录4 ispEXPERTSystem3．0使用指导 附录5 XilinxISE9．1i入门指导 附录6 ModeISim入门指导 附录7 常用数字电路模块的VerilogHDL程序