空间微电子. 第二卷, 空间用集成电路设计

绪论1
第1章国产航天器选用进口基础电子元器件时应考虑的问题7
1.1空间工程用电子设备元器件选型工作的共性问题7
1.2国外针对俄罗斯的元器件出口限制8
1.2.1美国对ECB的出口限制9
1.2.2欧洲和其他国家对ECB的出口限制12
1.2.3国际出口管制组织13
1.3国外工业ECB在俄罗斯火箭和航天科技中应用的特点14
1.4伪造微电子产品及其甄别方法21
1.4.1伪造电子元器件的分类21
1.4.2甄别伪造产品的有效方法22
1.4.3航天应用微电子产品的电学测试24
1.5俄罗斯航天器在选择和应用国外处理器方面的特点29
1.5.1国外处理器在俄罗斯航天器中的应用情况29
1.5.2UT 699和GR 712微处理器的版本和鉴定30
1.5.3Leon 3FT系列UT 699和GR 712微处理器的架构和硬件特性31
1.5.4微处理器Leon 3FT编程特点33
1.6航天和军用抗辐射直流转换器35
1.6.1总剂量效应(TID)35
1.6.2低剂量率辐照损伤敏感性增强效应(ELDRS)36
1.6.3单粒子效应（SEE）36
1.6.4*坏情况下的参数限制分析36
1.6.5MILPRF38534标准的 K级要求36
1.6.6无光耦混合型DCDC转换器37
1.7生产空间系统机载设备用电子元器件工作部署的*佳实践40
1.8面向空间应用的基础电子元器件的加速可靠性试验45
1.92009—2011年间俄罗斯购买微电路的测试结果分析49
参考文献56
第2章亚微米级晶体管和肖特基二极管的工艺制程特点和基本结构58
2.1关于亚微米级微电子学的术语58
2.2现代微电子技术发展趋势与展望59
2.2.1微缩问题62
2.2.2现代亚微米技术：微处理器生产应用实例64
2.3亚微米MOS晶体管的特性69
2.3.1超大规模集成电路中MOS晶体管结构69
2.3.2改善MOSFET性能的方法72
2.3.3绝缘体上硅结构的MOS晶体管75
2.3.4双栅、三栅和圆柱形栅晶体管79
2.3.5其他类型的晶体管结构82
2.3.6模拟电路中晶体管特性85
2.4高温环境下肖特基二极管构造技术特点86
2.4.1肖特基二极管工作的物理机制86
2.4.2耐高温肖特基二极管的设计技术特点89
2.4.3确保*小反向电流和*小正向电压的方法93
2.4.4获得*小正向电压和*大反向电压的方法94
2.5具有增强抗静电放电能力的肖特基二极管结构的设计技术特点98
参考文献104
选定书目107
第3章微电子元器件的功耗*小化方法109
3.1微电子元器件功耗参数的主要变化趋势109
3.2降低CMOS LSIC功耗等级的方法112
3.3CMOS LSIC中功耗的主要来源120
3.4低功耗CMOS LSIC逻辑设计方法124
3.4.1低功耗CMOS电路的基本逻辑综合124
3.4.2确定CMOS微电路的功耗来源125
3.4.3基于微电路单元开关活动预测的优化选项概率评估126
3.4.4设计低功耗CMOS VLSIC时基础元器件的选择128
3.4.5基于元器件库的CMOS LSIC逻辑综合130
3.4.6针对功耗的两层逻辑电路优化131
3.4.7工艺无关功能电路的基本门选择132
3.4.8多输入门组成的多层逻辑电路的优化132
3.4.9由两输入门组成的多层逻辑电路的优化134
3.4.10工艺映射136
3.4.11在逻辑和电路级估计所设计CMOS大规模集成电路的功耗137
3.4.12使用PSLS设计低功耗CMOS大规模集成电路的技术139
3.4.13PSLS软件包架构140
3.4.14软件包PSLS的功能141
3.5现代接口LSIC的低功耗结构特性143
3.5.1RS485接口收发器微电路143
3.5.2RS232接口收发器微电路147
3.5.3低电源电压IC接口电压比较器的设计和原理性技术特色160
3.5.4低功耗接口LSIC发送器单元电路的设计特点165
3.5.5等同于半导体带隙宽度的温度无关基准电压源168
3.5.6温度无关基准电压源的设计选项169
3.5.7提高微电路抗热电子效应能力的电路结构方法171
参考文献174
第4章辐射对亚微米集成电路影响的特点176
4.1辐射对亚微米CMOS集成电路影响的物理机理176
4.1.1MIC元器件辐照后的性能恢复180
4.1.2辐照条件对MIC元器件辐射容限的影响181
4.2辐照对双极型模拟集成电路的影响184
4.2.1集成运算放大器的辐射效应185
4.2.2集成电压比较器的辐射效应186
4.3保证集成电路抗辐射能力的主要方法187
4.4现代先进集成电路的抗辐射能力187
4.5推荐用于硅基微电路辐射效应实验研究的元器件190
4.5.1CMOS集成电路基本逻辑单元190
4.5.2电可擦除可编程只读存储器元器件190
4.5.3CMOS逻辑集成电路191
4.5.4CMOS LSIC存储器191
4.5.5基于SOI结构的CMOS LSIC SRAM191
4.5.6BiCMOS LSIC192
4.6微电路辐照测试结构及样品研究的设备与方法192
4.7辐照后测试结构电参数的测量方法195
4.7.1EEPROM参数调节方法195
4.8穿透性辐射对双极晶体管结构参数影响的实验研究结果197
4.9电离辐射对双极模拟集成电路参数影响的实验研究200
4.10电离辐射对MOS晶体管参数及集成电路影响的实验研究206
4.10.1γ辐射对MOS晶体管参数的影响206
4.10.2γ辐射对MOS电容器和MOS晶体管参数影响的实验研究：
亚微米CMOS IC元器件 213
4.10.3γ辐射对EEPROM MOS单元参数影响的特性215
4.10.4穿透辐射对CMOS逻辑 IC参数影响的实验研究217
4.10.5电离辐射对CMOS存储器参数的影响221
4.10.6辐射对MOS/SOI结构及基于该结构的CMOS LSI RAM参数影响的
实验研究226
4.10.7穿透辐射对BiCMOS逻辑 LSIC参数影响的实验研究 232
4.11利用模拟方法研究BiCMOS微电路辐射效应的特点238
4.12太空因素对局部辐射效应影响机制的特点245
4.13中国制造抗辐射混合DC/DC转换器的实验研究250
参考文献253
第5章预测及提高双极和CMOS集成电路辐射容限的方法259
5.1CMOS大规模集成电路辐射容限的预测方法259
5.1.1MOS元器件辐射容限的计算试验预测方法259
5.1.2CMOS集成电路基于辐射容限的预测(选择)方法262
5.2用于评估双极和BiCMOS元器件辐射容限的计算试验方法265
5.3预测EEPROM MOS存储单元辐射容限的计算试验方法267
5.4提高集成电路抗穿透辐射能力的方法267
5.4.1提高CMOS和BiCMOS微电路辐射容限的结构工艺方法267
5.4.2提高集成电路辐射容限的标准结构和电路配置方法269
5.4.3提高CMOS LSIC抗辐射能力的新结构和电路配置方法276
参考文献279
第6章超高速微电子元器件及系统的设计问题分析280
6.1亚微米微电路工艺尺寸缩减的问题280
6.2用深亚微米规则设计硅集成微电路的趋势和问题281
6.2.1硅亚微米IC设计的尺寸缩减趋势和问题282
6.2.2亚微米集成电路的功耗问题285
6.2.3在设计阶段监控整个芯片区域的功耗分布288
6.3硅MOS晶体管结构中的漏电流和静态功耗290
6.3.1亚微米CMOS电路的功耗290
6.3.2亚微米硅MOS晶体管的电流分析292
6.3.3亚微米硅晶体管漏电流的物理原因294
6.3.4MOS晶体管的静态功耗值分析297
6.3.5考虑静态功耗的亚微米模拟IC的设计特点298
6.3.6考虑静态功耗的亚微米模数集成电路设计的特点299
6.4典型结构亚微米MOS晶体管的动态功耗301
6.4.1有参考延迟值的亚微米数字集成电路302
6.4.2互连信号分布延迟302
6.4.3降低开关功耗的方法302
6.4.4漏电流引起的动态功耗分析与计算304
6.4.5硅微电路动态功耗分析306
6.5温度和工艺参数散布对硅亚微米集成电路特性的影响308
6.5.1漏电流与温度的关系308
6.5.2工艺参数散布与漏电流的关系313
6.6深亚微米设计原则下模拟集成电路版图设计的特点318
6.6.1电源电压降低的影响318
6.6.2工艺尺寸的缩减和互连线上的信号分布延迟319
6.7结论及建议320
参考文献322
第7章基于SOS和SOI结构的空间应用微电路设计325
7.1基于SOI结构的抗辐射CMOS LSI电路326
7.2电离辐射对硅和二氧化硅的影响332
7.2.1硅在辐射下的辐射效应333
7.2.2Si/SiO2界面区域的特性334
7.2.3电离辐射对电介质层的影响337
7.2.4绝缘体上硅结构埋层介质内的辐射过程339
7.2.5不同方法得到的SOI结构的辐射特性的比较341
7.3MOS/SOI晶体管在电离辐射条件下的物理现象342
7.3.1电离辐射342
7.3.2总剂量效应346
7.3.3脉冲辐射效应348
7.4基于SOI结构的CMOS LSIC元器件样品的实验研究结果350
7.4.1测试样品的组成350
7.4.2实验流程351
7.4.3实验结果353
参考文献375
第8章片上系统和系统级封装382
8.1芯片封装技术发展的总体趋势382
8.2芯片封装的BGA技术385
8.3电路板芯片安装技术386
8.4多芯片模块和印制电路板388
8.5空间用微电子元器件封装技术发展的主要趋势391
8.5.1封装引线间距的下降趋势391
8.6电路板上SHF电路封装技术的特性399
8.7空间相关应用的TSV芯片组装技术404
8.8使用倒装芯片技术的3D产品封装的特点408
8.9粘接剂和焊膏在3D组装过程中的应用特征409
8.10军用空间微电子元器件的系统级封装电子单元412
8.11自动设计工具的特点：系统级封装415
8.11.1射频模块设计417
8.12在设计用于SIP的ULSIC时需考虑的深亚微米技术特点417
8.13SIP对卫星系统研制概念演变的影响421
8.14用于SIP的已知良好芯片的选择和应用特点424
8.15带有集成辐射防护屏的封装设计427
8.16MEMS技术的SHF应用431
8.16.1射频MEMS/CMOS元器件的实现特点431
8.16.2射频MEMS开关436
8.16.3可变电容值的射频MEMS电容439
8.16.4集成MEMS/CMOS谐振器440
8.16.5MEMS技术在雷达装置系统集成任务中的应用443
8.17金和铝在功率微波晶体管组装技术中的应用特点449
参考文献454
第9章批量生产中剔除带有潜在缺陷硅基微电路的方法457
9.1标称工作模式下集成电路参数控制问题的构想457
9.2双极集成微电路输出参数敏感度系数的测定方法458
9.3基于工作范围边界分析的潜在缺陷微电路检测461
9.4基于集成微电路试验测试结果的可靠性指标数值评估465
9.5潜在缺陷对双极IC的基础统计参数值的影响机理研究467
9.6对CMOS微电路加速应力试验结果的数学处理模型分析468
9.7在大规模制造中检测和剔除潜在不可靠电路的主要方法471
9.7.1通过静电放电确定潜在不可靠元器件的方法471
9.7.2一种微电路元器件老化试验改进方法472
9.7.3基于临界电源电压参数检验高可靠集成电路的方法473
9.7.4通过动态电流损耗剔除潜在不可靠微电路的方法474
9.7.5降低电源电压的方法476
参考文献480
关于作者481