包邮高性能微处理器电路设计

译者序原书序第1章 物理工艺对体系结构的影响1.1 引言1.2 CMOS工艺下处理器体系结构的实现1.3 高性能微处理器周期时间的选择1.4 PA8000、21164和21264处理器的比较1.5 互连电阻的趋势1.6 功耗趋势1.7 高级封装1.8 小结参考文献第2章 CMOS器件尺寸缩小和亚0.25um系统中的问题2.1 MOSFET缩小理论2.2 0.25um以下工艺中CMOS的缩小问题2.3 互连BC延迟2.4 低温CMOS参考文献第3章 泄漏功耗降低技术3.1 引言3.2 晶体管泄漏电流组成成分3.3 电路亚阈值泄漏电流3.4 泄漏控制技术参考文献第4章 低电压技术4.1 低电压低阈值电路设计4.2 电源关断方案4.3 衬底偏置控制4.4 处理器设计举例4.5 小结参考文献第5章 SOI工艺与电路5.1 引言5.2 PD-SOI与FD SOI的器件设计考虑5.3 器件结果5.4 PD－SOI CMOS数字电路5.5 低功耗SOI5.6 小结参考文献第6章 器件和互连线的工艺参数变动模型6.1 引言——变动来源6.2 概述——统计描述6.3 工艺参数变动综述6.4 刻画和处理参数变动的方法6.5 在互连影响分析问题上的应用6.6 小结参考文献第7章 高速VLSI算术单元：加法器和乘法器7.1 高速加法：算法和VLSI实现7.2 乘法7.3 小结参考文献第8章 钟控存储单元8.1 时钟策略概述8.2 时钟信号的非理想特性8.3 基本锁存器对8.4 基本触发器8.5 鲁棒性设计准则18.6 时序逻辑的时序特性8.7 锁存器对和触发器的比较8.8 高性能钟控存储单元8.9 鲁棒性设计准则28.10 钟控存储单元的性能指标8.11 动态电路的锁存单元8.12 建议和小结参考文献第9章 时钟分配9.1 引言9.2 目标9.3 实现9.4 时钟驱动器版图9.5 变动9.6 小结参考文献第10章 寄存器文件和缓冲存储器10.1 基本结构10.2 基本SRAM单元的设计和操作10.3 地址路径的设计10.4 读路径设计10.5 写路径设计10.6 冗余10.7 可靠性问题参考文献第11章 分析片上互连效应11.1 引言11.2 简化的互连线分析11.3 模型降阶11.4 驱动器模型11.5 小结参考文献第12章 互连驱动技术12.1 工艺尺寸缩小趋势12.2 与电容效应有关的问题和解决办法12.3 与电感效应有关的问题和解决办法12.4 与电阻效应有关的问题和解决办法12.5 长距离布线的问题和解决办法12.6 小结参考文献第13章 I／O和ESD电路设计13.1 引言13.2 供电的考虑因素13.3 片外驱动电路的边沿速率控制13.4 混合电压I／O13.5 阻抗匹配13.6 预补偿驱动器13.7 输入接收器13.8 ESD威胁13.9 ESD模型13.10 ESD保护网络的电路拓扑13.11 ESD保护设计元件和方法13.12 电源钳位13.13 CDN的考虑因素参考文献第14章 高速芯片间的信号传输14.1 传输线14.2 信号链路的性能指标14.3 发送器14.4 接收器14.5 时钟信号生成14.6 未来趋势14.7 小结参考文献第15章 计算机辅助设计工具概述15.1 引言15.2 微体系结构设计和电路可行性研究工具15.3 RTL模型设计工具15.4 RTL数据通路／存储器设计工具15.5 控制逻辑设计工具15.6 芯片装配和总体线网布线15.7 芯片级版图、电路以及时序验证15.8 测试模式生成15.9 结论参考文献第16章 时序验证16.1 引言16.2 时序验证的目标和分析16.3 高速设计和时序验证中的关键因素16.4 非存储器定制模块的时序验证16.5 存储器模块的时序验证16.6 设计流程和全芯片时序验证16.7 未来的挑战参考文献第17章 供电网络的设计与分析17.1 引言17.2 供电网络设计17.3 供电网格分析17.4 供电网格建模17.5 小结参考文献第18章 商性能处理器测试18.1 引言18.2 测试的基本概念18.3 可测试性设计18.4 小结参考文献