超标量处理器设计

第1章 超标量处理器概览  1.1 为什么需要超标量  1.2 普通处理器的流水线  1.2.1 流水线概述  1.2.2 流水线的划分  1.2.3 指令间的相关性  1.3 超标量处理器的流水线  1.3.1 顺序执行  1.3.2 乱序执行  第2章 cache  2.1 cache的一般设计  2.1.1 cache的组成方式  2.1.2 cache的写入  2.1.3 cache的替换策略  2.2 提高cache的性能  2.2.1 写缓存  2.2.2 流水线  2.2.3 多级结构  2.2.4 victim cache  2.2.5 预取  2.3 多端口cache  2.3.1 true multiport  2.3.2 multiple cache copies  2.3.3 multibanking  2.3.4真实的例子：  amd opteron的多端口cache  2.4 超标量处理器的取指令  第3章 虚拟存储器  3.1 概述  3.2 地址转换  3.2.1 单级页表  3.2.2 多级页表  3.2.3 page fault  3.2.4 小结  3.3 程序保护  3.4 加入tlb和cache  3.4.1 tlb的设计  3.4.2 cache的设计  3.4.3 将tlb和cache放入流水线  第4章 分支预测  4.1 概述  4.2 分支指令的方向预测  4.2.1 基于两位饱和计数器的分支预测  4.2.2 基于局部历史的分支预测  4.2.3 基于全局历史的分支预测  4.2.4 竞争的分支预测  4.2.5 分支预测的更新  4.3 分支指令的目标地址预测  4.3.1 直接跳转类型的分支预测  4.3.2 间接跳转类型的分支预测  4.3.3 小结  4.4 分支预测失败时的恢复  4.5 超标量处理器的分支预测  第5章 指令集体系  5.1 复杂指令集和精简指令集  5.2 精简指令集概述  5.2.1 mips指令集  5.2.2 arm指令集  5.3 load/store指令  5.3.1 load指令  5.3.2 store指令  5.4 计算指令  5.4.1 加减法  5.4.2 移位指令  5.4.3 逻辑指令  5.4.4 乘法指令  5.4.5 乘累加指令  5.4.6 特殊计算指令  5.5 分支指令  5.6 杂项指令  5.7 异常  第6章 指令解码  6.1指令缓存  6.2一般情况  6.3特殊情况  6.3.1分支指令的处理  6.3.2乘累加/乘法指令的处理  6.3.3前/后变址指令的处理  6.3.4ldm/stm指令的处理  6.3.5条件执行指令的处理  第7章 寄存器重命名  7.1概述  7.2寄存器重命名的方式  7.2.1使用rob进行寄存器重命名  7.2.2将arf扩展进行寄存器重命名  7.2.3使用统一的prf进行寄存器重命名  7.3重命名映射表  7.3.1基于sram的重命名映射表  7.3.2基于cam的重命名映射表  7.4超标量处理器的寄存器重命名  7.4.1解决raw相关性  7.4.2解决waw相关性  7.5寄存器重命名过程的恢复  7.5.1使用checkpoint  7.5.2使用walk  7.5.3使用architecture state  7.6分发  第8章 发射  8.1概述  8.1.1集中式vs分布式  8.1.2数据捕捉vs非数据捕捉  8.1.3压缩vs非压缩  8.2发射过程的流水线  8.2.1非数据捕捉结构的流水线  8.2.2数据捕捉结构的流水线  8.3分配  8.4仲裁  8.4.11ofm的仲裁电路  8.4.2nofm的仲裁电路  8.5唤醒  8.5.1单周期指令的唤醒  8.5.2多周期指令的唤醒  8.5.3推测唤醒  第9章 执行  9.1概述  9.2fu的类型  9.2.1alu  9.2.2agu  9.2.3bru  9.2.4其他fu  9.3旁路网络  9.3.1简单设计的旁路网络  9.3.2复杂设计的旁路网络  9.4操作数的选择  9.5cluster  9.5.1cluster iq  9.5.2cluster bypass  9.6存储器指令的加速  9.6.1memory disambiguation  9.6.2非阻塞cache  9.6.3关键字优先  9.6.4提前开始  第10章 提交  10.1概述  10.2重排序缓存  10.2.1一般结构  10.2.2端口需求  10.3管理处理器的状态  10.3.1使用rob管理指令集定义的状态  10.3.2使用物理寄存器管理指令集定义的状态  10.4特殊情况的处理  10.4.1分支预测失败的处理  10.4.2异常的处理  10.4.3中断的处理  10.4.4store指令的处理  10.4.5指令离开流水线的限制  第11章 真实世界的例子：  alpha 21264处理器  11.1概述  11.2取指令和分支预测  11.2.1line/way的预测  11.2.2分支预测  11.3寄存器重命名  11.4发射  11.5执行单元  11.5.1整数的执行单元  11.5.2浮点数的执行单元  11.6存储器的访问  11.6.1speculative disambiguation  11.6.2load hit/miss prediction  11.7退休  11.8结论参考文献