三维电子封装的硅通孔技术

第1章半导体工业中的纳米技术和3d集成技术1

1.1引言1

1.2纳米技术1

1.2.1纳米技术的起源1

1.2.2纳米技术的重要里程碑1

1.2.3石墨烯与电子工业3

1.2.4纳米技术展望3

1.2.5摩尔定律：电子工业中的纳米技术4

1.33d集成技术5

1.3.1tsv技术5

1.3.23d集成技术的起源7

1.43d si集成技术展望与挑战8

1.4.13d si集成技术8

1.4.23d si集成键合组装技术9

1.4.33d si集成技术面临的挑战9

1.4.43d si集成技术展望9

1.53d ic集成技术的潜在应用与挑战10

1.5.13d ic集成技术的定义10

1.5.2移动电子产品的未来需求10

1.5.3带宽和宽i/o的定义11

1.5.4存储带宽11

1.5.5存储芯片堆叠12

1.5.6宽i/o存储器13

1.5.7宽i/o动态随机存储器（dram）13

1.5.8宽i/o接口17

1.5.92.5d与3d ic集成（无源与有源转接板）技术17

1.62.5d ic集成（转接板）技术的*新进展18

1.6.1用作中间基板的转接板18

1.6.2用于释放应力的转接板20

1.6.3用作载板的转接板22

1.6.4用于热管理的转接板23

1.73d ic集成无源tsv转接板技术的新趋势23

1.7.1双面贴装空腔式转接板技术24

1.7.2有机基板开孔式转接板技术25

1.7.3设计举例25

1.7.4带散热块的有机基板开孔式转接板技术27

1.7.5超低成本转接板27

1.7.6用于热管理的转接板技术28

1.7.7用于led和sip封装的带埋入式微流体通道的转接板技术29

1.8埋入式3d ic集成技术32

1.8.1带应力释放间隙的半埋入式转接板33

1.8.2用于光电子互连的埋入式3d 混合ic集成技术33

1.9总结与建议34

1.10参考文献35

第2章tsv技术39

2.1引言39

2.2tsv的发明39

2.3采用tsv技术的量产产品40

2.4tsv孔的制作41

2.4.1drie与激光打孔41

2.4.2制作锥形孔的drie工艺44

2.4.3制作直孔的drie工艺46

2.5绝缘层制作56

2.5.1热氧化法制作锥形孔绝缘层56

2.5.2pecvd法制作锥形孔绝缘层58

2.5.3pecvd法制作直孔绝缘层的实验设计58

2.5.4实验设计结果60

2.5.5总结与建议61

2.6阻挡层与种子层制作62

2.6.1锥形tsv孔的ti阻挡层与cu种子层63

2.6.2直tsv孔的ta阻挡层与cu种子层64

2.6.3直tsv孔的ta阻挡层沉积实验与结果65

2.6.4直tsv孔的cu种子层沉积实验与结果67

2.6.5总结与建议67

2.7tsv电镀cu填充69

2.7.1电镀cu填充锥形tsv孔69

2.7.2电镀cu填充直tsv孔70

2.7.3直tsv盲孔的漏电测试72

2.7.4总结与建议73

2.8残留电镀cu的化学机械抛光（cmp）73

2.8.1锥形tsv的化学机械抛光73

2.8.2直tsv的化学机械抛光74

2.8.3总结与建议82

2.9tsv cu外露83

2.9.1cmp湿法工艺83

2.9.2干法刻蚀工艺86

2.9.3总结与建议89

2.10feol与beol90

2.11tsv工艺90

2.11.1键合前制孔工艺91

2.11.2键合后制孔工艺91

2.11.3先孔工艺91

2.11.4中孔工艺91

2.11.5正面后孔工艺91

2.11.6背面后孔工艺92

2.11.7无源转接板93

2.11.8总结与建议93

2.12参考文献94

第3章tsv的力学、热学与电学行为97

3.1引言97

3.2sip封装中tsv的力学行为97

3.2.1有源/无源转接板中tsv的力学行为97

3.2.2可靠性设计（dfr）结果100

3.2.3含rdl层的tsv102

3.2.4总结与建议105

3.3存储芯片堆叠中tsv的力学行为105

3.3.1模型与方法105

3.3.2tsv的非线性热应力分析106

3.3.3修正的虚拟裂纹闭合技术108

3.3.4tsv界面裂纹的能量释放率110

3.3.5tsv界面裂纹能量释放率的参数研究110

3.3.6总结与建议115

3.4tsv的热学行为116

3.4.1tsv芯片/转接板的等效热导率116

3.4.2tsv节距对tsv芯片/转接板等效热导率的影响119

3.4.3tsv填充材料对tsv芯片/转接板等效热导率的影响120

3.4.4tsv cu填充率对tsv芯片/转接板等效热导率的影响120

3.4.5更精确的计算模型123

3.4.6总结与建议125

3.5tsv的电学性能125

3.5.1电学结构125

3.5.2模型与方程126

3.5.3总结与建议127

3.6盲孔tsv的电测试128

3.6.1测试目的128

3.6.2测试原理与仪器128

3.6.3测试方法与结果131

3.6.4盲孔tsv电测试指引133

3.6.5总结与建议136

3.7参考文献136

第4章薄晶圆的强度测量140

4.1引言140

4.2用于薄晶圆强度测量的压阻应力传感器140

4.2.1压阻应力传感器及其应用140

4.2.2压阻应力传感器的设计与制作140

4.2.3压阻应力传感器的校准142

4.2.4背面磨削后晶圆的应力144

4.2.5切割胶带上晶圆的应力149

4.2.6总结与建议150

4.3晶圆背面磨削对culowk芯片力学行为的影响151

4.3.1实验方法151

4.3.2实验过程152

4.3.3结果与讨论154

4.3.4总结与建议160

4.4参考文献161

第5章薄晶圆拿持技术163

5.1引言163

5.2晶圆减薄与薄晶圆拿持163

5.3黏合是关键163

5.4薄晶圆拿持问题与可能的解决方案164

5.4.1200mm薄晶圆的拿持165

5.4.2300mm薄晶圆的拿持172

5.5切割胶带对含cu/au焊盘薄晶圆拿持的影响176

5.6切割胶带对含有cuniau凸点下金属(ubm)薄晶圆拿持的影响177

5.7切割胶带对含rdl和焊锡凸点tsv转接板薄晶圆拿持的影响178

5.8薄晶圆拿持的材料与设备180

5.9薄晶圆拿持的黏合剂和工艺指引181

5.9.1黏合剂的选择181

5.9.2薄晶圆拿持的工艺指引182

5.10总结与建议182

5.113m公司的晶圆支撑系统183

5.12evg公司的临时键合与解键合系统186

5.12.1临时键合186

5.12.2解键合186

5.13无载体的薄晶圆拿持技术187

5.13.1基本思路187

5.13.2设计与工艺187

5.13.3总结与建议189

5.14参考文献189

第6章微凸点制作、组装与可靠性192

6.1引言192

a部分：晶圆微凸点制作工艺193

6.2内容概述193

6.3普通焊锡凸点制作的电镀方法193

6.43d ic集成sip的组装工艺194

6.5晶圆微凸点制作的电镀方法194

6.5.1测试模型194

6.5.2采用共形cu电镀和sn电镀制作晶圆微凸点195

6.5.3采用非共形cu电镀和sn电镀制作晶圆微凸点200

6.6制作晶圆微凸点的电镀工艺参数202

6.7总结与建议203

b部分：超细节距晶圆微凸点的制作、组装与可靠性评估203

6.8细节距无铅焊锡微凸点204

6.8.1测试模型204

6.8.2微凸点制作204

6.8.3微凸点表征205

6.9c2c互连细节距无铅焊锡微凸点的组装210

6.9.1组装方法、表征方法与可靠性评估方法210

6.9.2c2c自然回流焊组装工艺211

6.9.3c2c自然回流焊组装工艺效果的表征211

6.9.4c2c热压键合(tcb)组装工艺212

6.9.5c2c热压键合(tcb)组装工艺效果的表征214

6.9.6组装可靠性评估214

6.10超细节距晶圆无铅焊锡微凸点的制作219

6.10.1测试模型219

6.10.2微凸点制作219

6.10.3超细节距微凸点的表征219

6.11总结与建议221

6.12参考文献221

第7章微凸点的电迁移224

7.1引言224

7.2大节距大体积微焊锡接点224

7.2.1测试模型与测试方法224

7.2.2测试步骤226

7.2.3测试前试样的微结构226

7.2.4140℃、低电流密度条件下测试后的试样227

7.2.5140℃、高电流密度条件下测试后的试样229

7.2.6焊锡接点的失效机理231

7.2.7总结与建议232

7.3小节距小体积微焊锡接点233

7.3.1测试模型与方法233

7.3.2结果与讨论235

7.3.3总结与建议241

7.4参考文献241

第8章芯片到芯片、芯片到晶圆、晶圆到晶圆键合245

8.1引言245

8.2低温焊料键合基本原理245

8.3低温c2c键合［(sio2/si3n4/ti/cu)到

(sio2/si3n4/ti/cu/in/sn/au)］246

8.3.1测试模型246

8.3.2拉力测试结果248

8.3.3x射线衍射与透射电镜观察结果250

8.4低温c2c键合［(sio2/ti/cu/au/sn/in/sn/au)到

(sio2/ti/cu/sn/in/sn/au)］252

8.4.1测试模型252

8.4.2测试结果评估253

8.5低温c2w键合［(sio2/ti/au/sn/in/au)到(sio2/ti/au)］254

8.5.1焊料设计255

8.5.2测试模型255

8.5.3用于3d ic芯片堆叠的insnau低温键合257

8.5.4insnau imc层的sem、tem、xdr、dsc分析258

8.5.5insnau imc层的弹性模量和硬度259

8.5.6三次回流后的insnau imc层259

8.5.7insnau imc层的剪切强度260

8.5.8insnau imc层的电阻262

8.5.9insnau imc层的热稳定性263

8.5.10总结与建议264

8.6低温w2w键合［ticutiau到ticutiausninsninau］264

8.6.1测试模型265

8.6.2测试模型制作265

8.6.3低温w2w键合265

8.6.4csam检测267

8.6.5微结构的sem/edx/fib/tem分析268

8.6.6氦泄漏率测试与结果271

8.6.7可靠性测试与结果272

8.6.8总结与建议273

8.7参考文献275

第9章3d ic集成的热管理278

9.1引言278

9.2tsv转接板对3d sip封装热性能的影响279

9.2.1封装的几何参数与材料的热性能参数279

9.2.2tsv转接板对封装热阻的影响280

9.2.3芯片功率的影响280

9.2.4tsv转接板尺寸的影响281

9.2.5tsv转接板厚度的影响281

9.2.6芯片尺寸的影响282

9.33d存储芯片堆叠封装的热性能282

9.3.1均匀热源3d堆叠tsv芯片的热性能282

9.3.2非均匀热源3d堆叠tsv芯片的热性能282

9.3.3各带一个热源的两个tsv芯片283

9.3.4各带两个热源的两个tsv芯片284

9.3.5交错热源作用下的两个tsv芯片285

9.4tsv芯片厚度对热点温度的影响287

9.5总结与建议287

9.63d sip封装的tsv和微通道热管理系统288

9.6.1测试模型288

9.6.2测试模型制作289

9.6.3晶圆到晶圆键合291

9.6.4热性能与电性能292

9.6.5品质与可靠性293

9.6.6总结与建议295

9.7参考文献296

第10章3d ic封装299

10.1引言299

10.2tsv技术与引线键合技术的成本比较300

10.3culowk芯片堆叠的引线键合301

10.3.1测试模型301

10.3.2culowk焊盘上的应力301

10.3.3组装与工艺304

10.3.4总结与建议312

10.4芯片到芯片的面对面堆叠313

10.4.1用于3d ic封装的ausn互连313

10.4.2测试模型313

10.4.3c2w组装316

10.4.4c2w实验设计319

10.4.5可靠性测试与结果322

10.4.6用于3d ic封装的snag互连323

10.4.7总结与建议325

10.5用于低成本、高性能与高密度sip封装的面对面互连326

10.5.1用于超细节距culowk芯片的cu柱互连技术326

10.5.2可靠性评估327

10.5.3一些新的设计328

10.6埋入式晶圆级封装（ewlp）到芯片的互连328

10.6.12d ewlp与再布线芯