工程设计与分析系列MODELSIM电子系统分析及仿真(第3版)

目 录
第1章 概 述 1
1．1 IC设计与ModelSim 2
1．1．1 IC设计基本流程 2
1．1．2 ModelSim概述 3
1．2 ModelSim应用基本流程 5
1．3 ModelSim基本仿真流程 5
1．3．1 创建一个工作库 6
1．3．2 编译设计文件 7
1．3．3 运行仿真 8
1．3．4 查看结果 9
1．4 ModelSim工程仿真流程 9
1．4．1 创建工程及工程库 10
1．4．2 创建新文件 11
1．4．3 加载设计文件 12
1．4．4 编译源文件 13
1．4．5 运行仿真和查看结果 14
1．4．6 工程调试 14
第2章 操 作 界 面 16
2．1 整体界面 17
2．2 菜单栏 17
2．2．1 File菜单 18
2．2．2 Edit菜单 25
2．2．3 View菜单 28
2．2．4 Compile菜单 29
2．2．5 Simulate菜单 31
2．2．6 Add菜单 34
2．2．7 Tools菜单 34
2．2．8 Layout菜单 40
2．2．9 Bookmarks菜单 40
2．2．10 Window菜单 41
2．2．11 Help菜单 43
2．3 工具栏 43
2．4 标签区 44
2．5 命令窗口 45
2．6 MDI窗口 45
2．6．1 源文件窗口 46
2．6．2 波形窗口 47
2．6．3 列表窗口 48
2．6．4 数据流窗口 48
2．6．5 属性窗口 49
2．6．6 进程窗口 50
2．6．7 对象窗口 50
2．6．8 存储器窗口 51
2．6．9 原理图窗口 51
2．6．10 观察窗口 52
2．6．11 状态机窗口 52
2．7 界面的设置 53
2．7．1 定制用户界面 53
2．7．2 设置界面参数 55
第3章 工 程 和 库 57
3．1 ModelSim工程 58
3．1．1 删除原有工程 58
3．1．2 开始一个新工程 58
3．1．3 工程标签 60
3．1．4 工程编译 61
3．1．5 仿真环境配置 64
3．1．6 工程文件组织 66
3．1．7 工程及文件属性设置 68
实例3-1 工程文件管理 73
3．2 ModelSim库 77
3．2．1 概述 78
3．2．2 库的创建及管理 78
3．2．3 资源库管理 81
3．2．4 导入FPGA的库 81
3．2．5 本节实例 83
第4章 ModelSim对不同语言的仿真 89
4．1 VHDL仿真 90
4．1．1 VHDL文件编译 90
4．1．2 VHDL设计优化 91
4．1．3 VHDL设计仿真 97
4．1．4 还原点和仿真恢复 102
4．1．5 TEXTIO的使用 103
实例4-1 VHDL设计的仿真全过程 105
4．2 Verilog仿真 110
4．2．1 Verilog文件编译 110
4．2．2 Verilog设计优化 112
4．2．3 Verilog设计仿真 112
4．2．4 还原点和仿真恢复 118
4．2．5 单元库 118
4．2．6 系统任务和系统函数 119
4．2．7 编译指令 121
实例4-2 32位浮点乘法器的Verilog仿真过程 122
4．3 SystemC仿真 127
4．3．1 概述 127
4．3．2 SystemC文件的编译和链接 128
4．3．3 设计仿真和调试 133
4．3．4 常见错误 135
4．4 混合语言仿真 137
4．4．1 编译过程与公共设计库 137
4．4．2 映射数据类型 139
4．4．3 VHDL调用Verilog 142
4．4．4 Verilog调用VHDL 144
4．4．5 SystemC调用Verilog 144
4．4．6 Verilog调用SystemC 145
4．4．7 SystemC调用VHDL 146
4．4．8 VHDL调用SystemC 147
第5章 利用ModelSim进行仿真分析 149
5．1 仿真概述 150
5．2 WLF文件和虚拟对象 151
5．2．1 保存仿真状态 151
5．2．2 Dataset结构 154
5．2．3 Dataset管理 155
5．2．4 虚拟对象 157
5．3 利用波形编辑器产生激励 160
5．3．1 创建波形 160
5．3．2 编辑波形 166
5．3．3 导出激励文件并使用 169
5．4 ModelSim波形分析 172
5．4．1 波形窗口和列表窗口 172
5．4．2 时间标记 174
5．4．3 窗口的缩放 175
5．4．4 在窗口中搜索 177
5．4．5 窗口的格式编排 178
5．4．6 波形和列表的保存 181
5．4．7 信号总线 183
5．4．8 光标操作 183
5．4．9 其他功能 184
5．4．10 波形比较 185
5．5 存储器的查看和操作 191
5．5．1 存储器的查看 191
5．5．2 存储数据的导出 193
5．5．3 存储器初始化 195
5．5．4 存储器调试 195
5．6 数据流窗口的使用 196
5．6．1 概述 196
5．6．2 设计连通性分析 197
5．6．3 信号追踪和查找 198
5．6．4 设置和保存打印 200
5．6．5 本节实例 201
5．7 原理图窗口的使用 205
5．8 状态机窗口的使用 209
5．9 ModelSim的剖析工具 211
5．9．1 运行性能剖析和存储器剖析 211
5．9．2 查看性能剖析结果 212
5．9．3 查看存储器剖析报告 216
5．9．4 保存结果 216
5．10 覆盖率检测 218
5．10．1 启用代码覆盖 218
5．10．2 覆盖率的查看 223
5．10．3 覆盖率检测的过滤 226
5．10．4 覆盖信息报告 228
5．11 信号探测 231
5．12 采用JobSpy控制批处理仿真 233
5．12．1 JobSpy功能与流程 234
5．12．2 运行JobSpy 234
5．13 综合实例 236
实例5-1 三分频时钟的分析 236
实例5-2 同步FIFO的仿真分析 244
实例5-3 基2的SRT除法器的仿真分析 250
第6章 ModelSim的协同仿真 258
6．1 ModelSim与Debussy的协同仿真 259
6．1．1 Debussy工具介绍 259
6．1．2 Debussy配置方法 263
实例6-1 与Debussy的协同仿真 266
6．2 ModelSim与Matlab的协同仿真 274
实例6-2 与Matlab的协同仿真 277
实例6-3 与Simulink的协同仿真 282
实例6-4 使用cosimWizard进行协同仿真 291
第7章 ModelSim对不同公司 器件的后仿真 301
7．1 ModelSim对Intel器件的后仿真 302
7．1．1 QuartusPrime简介 302
7．1．2 后仿真流程 304
实例7-1 直接采用QuartusPrime调用ModelSim进行仿真 305
实例7-2 先用QuartusPrime创建工程，再用ModelSim进行时序仿真 318
7．2 ModelSim对Xilinx器件的后仿真 325
7．2．1 Vivado简介 325
7．2．2 后仿真流程 326
实例7-3 用VIVADO对全加器进行时序仿真 326
实例7-4 用VIVADO直接调用ModelSim进行时序仿真 336
7．3 ModelSim对Lattice器件的后仿真 341
7．3．1 Diamond简介 341
7．3．2 后仿真流程 342
实例7-5 用Diamond对全加器进行时序仿真 342
实例7-6 用Diamond完成布局绕线，使用ModelSim进行时序仿真 348
第8章 ModelSim的文件和脚本 351
8．1 SDF文件 352
8．1．1 SDF文件的指定和编译 352
8．1．2 VHDL的SDF 354
8．1．3 Verilog的SDF 354
8．1．4 SDF文件信息 356
8．2 VCD文件 358
8．2．1 创建一个VCD文件 358
8．2．2 使用VCD作为激励 360
8．2．3 VCD任务 361
8．2．4 端口驱动数据 362
8．3 Tcl和DO文件 364
8．3．1 Tcl命令 364
8．3．2 Tcl语法 364
8．3．3 ModelSim的Tcl时序命令 365
8．3．4 宏命令 366
8．3．5 本节实例 368