数字系统设计与PLD应用(第4版)

目录
第1章数字系统设计方法
11绪言
111数字系统的基本概念
112数字系统的基本模型
113数字系统的基本结构
12数字系统设计的一般步骤
121引例
122数字系统设计的基本步骤
123层次化设计
13数字系统设计方法
131自上而下的设计方法
132自下而上的设计方法
133基于关键部件的设计方法
134信息流驱动的设计方法
14数字系统的描述方法之一
算法流程图
141算法流程图的符号与规则
142设计举例
习题1
第2章数字系统的算法设计和硬件
实现
21算法设计
211算法设计综述
212跟踪法
213归纳法
214划分法
215解析法
216综合法
22算法结构
221顺序算法结构
222并行算法结构
223流水线算法结构
23数据处理单元的设计
231系统硬件实现概述
232器件选择
233数据处理单元设计步骤
234数据处理单元设计实例
24控制单元的设计
241系统控制方式
242控制器的基本结构和系统同步
243算法状态机图（ASM图）
244控制器的硬件逻辑设计方法
习题2
第3章硬件描述语言VHDL和
Verilog HDL
31概述
32VHDL及其应用
321VHDL基本结构
322数据对象、类型及运算符
323顺序语句
324并行语句
325子程序
326程序包与设计库
327元件配置
328VHDL描述实例
33Verilog HDL及其应用
331Verilog HDL基本结构
332数据类型、运算符与表达式
333行为描述语句
334并行语句
335结构描述语句
336任务与函数
337编译预处理
338Verilog HDL描述实例
习题3
第4章可编程逻辑器件基础
41PLD概述
42简单ＰＬD原理
421ＰＬD的基本组成
422ＰＬD的编程
423阵列结构
424ＰＬD中阵列的表示方法
43SＰＬD组成
431可编程只读存储器（PRＯＭ）
432可编程逻辑阵列（ＰＬＡ）
433可编程阵列逻辑（ＰＡＬ）
434通用阵列逻辑（ＧＡＬ）
习题4
第5章高密度ＰＬＤ及其应用
51ＨＤＰＬＤ分类
52经典的ＨＤＰＬＤ组成
521阵列扩展型CＰＬＤ
522现场可编程门阵列(ＦＰＧＡ)
523延时确定型FPGA
524多路开关型ＦＰＧＡ
53ＨＤＰＬＤ编程技术
531在系统可编程技术
532在电路配置(重构)技术
533反熔丝（Ａntifuse)编程技术
534扩展的在系统可编程技术
54先进的HDPLD
541Intel MAX II基于逻辑单元
的CPLD
542Intel Cyclone III系统级FPGA
543Xilinx Spartan3 FPGA
544Xilinx 7系列FPGA
5457系列FPGA的典型应用
习题5
第6章PLD设计平台
61概述
62可视化前端设计环境Robei
621Robei的软件界面
622Robei设计要素
623仿真验证
624设计实例
63Intel（Altera）设计环境
Quartus Prime
631Quartus Prime设计流程
632设计输入
633编译
634仿真验证
635时序分析
636可视化工具
637器件编程
64Xilinx设计环境Vivado
641用Vivado进行设计的一般过程
642IP封装
643基于原理图设计
644基于Verilog HDL的设计
645仿真验证
646引脚分配
647综合及实现
648器件编程
第7章可编程片上系统(SoPC)
71概述
72基于MicroBlaze软核的嵌入式
系统
721Xilinx的SoPC技术
722MicroBlaze处理器结构
723MicroBlaze信号接口
724MicroBlaze软硬件设计流程
73基于Nios Ⅱ软核的SoPC
731Intel的SoPC技术
732Nios Ⅱ处理器
733Avalon总线架构
734Nios Ⅱ软硬件开发流程
74Xilinx全可编程SoC
741Zynq7000 SoC的组成
742处理器系统（PS）
743可编程逻辑（PL）
744系统级功能
745设计流程
746其他SoPC及软件开发平台
75设计举例
751设计要求
752运行Quartus Prime并新建
设计工程
753创建一个新的Platform Designer
系统
754在Platform Designer中定义
Nios Ⅱ系统
755在Platform Designer中生成
Nios Ⅱ系统
756将Nios Ⅱ系统集成到Quartus
Prime 工程中
757用Nios Ⅱ SBT for Eclipse
开发软件
习题7
第8章实验选题与设计实例
81高速并行乘法器
811算法设计和结构选择
812设计输入
813逻辑仿真
82十字路口交通管理器
821交通管理器的功能
822系统算法设计
823设计输入
824逻辑仿真
83九九乘法表
831系统功能和技术指标
832算法设计
833数据处理单元的实现
834设计输入
835系统的功能仿真
84先进先出堆栈（FＩFＯ）
841FＩFＯ的功能
842算法设计和逻辑框图
843数据处理单元和控制器的设计
844设计输入
845用Verilog HDL进行设计
846仿真验证
85UART接口
851UART组成与帧格式
852顶层模块的描述
853发送模块设计
854接收模块设计
855仿真验证
86SPI总线接口
861SPI总线通信原理
862SPI总线接口设计
863关键代码分析
864仿真验证
87I2C总线接口
871I2C总线通信原理
872I2C主机接口设计要点
873I2C总线接口设计与仿真
88FＩR有限冲激响应滤波器
881FIR结构简介
882设计方案和算法结构
883模块组成
884FIR滤波器的扩展应用
885设计输入
886设计验证
89串行神经网络
891神经网络的基本结构
892神经网络设计
893关键代码分析
894串行神经元仿真验证
810RISC处理器
8101MIPS简单处理器结构
8102MIPS指令简介
8103单周期RISC处理器设计
8104仿真验证
参考文献