半导体制造技术导论(第二版)

第1章 导论
1．1 集成电路发展历史
1．1．1 世界上**个晶体
1．1．2 世界上**个集成电路芯片
1．1．3 摩尔定律
1．1．4 图形尺寸和晶圆尺寸
1．1．5 集成电路发展节点
1．1．6 摩尔定律或超摩尔定律
1．2 集成电路发展回顾
1．2．1 材料制备
1．2．2 半导体工艺设备
1．2．3 测量和测试工具
1．2．4 晶圆生产
1．2．5 电路设计
1．2．6 光刻版的制造
1．2．7 晶圆制造
1．3 小结
1．4 参考文献
1．5 习题
第2章 集成电路工艺介绍
2．1 集成电路工艺简介
2．2 集成电路的成品率
2．2．1 成品率的定义
2．2．2 成品率和利润
2．2．3 缺陷和成品率
2．3 无尘室技术
2．3．1 无尘室
2．3．2 污染物控制和成品率
2．3．3 无尘室的基本结构
2．3．4 无尘室的无尘衣穿着程序
2．3．5 无尘室协议规范
2．4 集成电路工艺间基本结构
2．4．1 晶圆的制造区
2．4．2 设备区
2．4．3 辅助区
2．5 集成电路测试与封装
2．5．1 晶粒测试
2．5．2 芯片的封装
2．5．3 *终的测试
2．5．4 3D封装技术
2．6 集成电路未来发展趋势
2．7 小结
2．8 参考文献
2．9 习题
第3章 半导体基础
3．1 半导体基本概念
3．1．1 能带间隙
3．1．2 晶体结构
3．1．3 掺杂半导体
3．1．4 掺杂物浓度和电导率
3．1．5 半导体材料概要
3．2 半导体基本元器件
3．2．1 电阻
3．2．2 电容
3．2．3 二极管
3．2．4 双载流子晶体管
3．2．5 MOSFET
3．3 集成电路芯片
3．3．1 存储器
3．3．2 微处理器
3．3．3 专用集成电路(ASlC)
3．4 集成电路基本工艺
3．4．1 双载流子晶体管制造过程
3．4．2 P型MOS工艺(20世纪60年代技术)
3．4．3 N型MOS工艺(20世纪70年代技术)
3．5 互补型金属氧化物晶体管
3．5．1 CMOS电路
3．5．2 CMOS工艺(20世纪80年代技术)
3．5．3 CMOS工艺(20世纪90年代技术)
3．6 2000年后半导体工艺发展趋势
3．7 小结
3．8 参考文献
3．9 习题
第4章 晶圆制造
4．1 简介
4．2 为什么使用硅材料
4．3 晶体结构与缺陷
4．3．1 晶体的晶向
4．3．2 晶体的缺陷
4．4 晶圆生产技术
4．4．1 天然的硅材料
4．4．2 硅材料的提纯
4．4．3 晶体的提拉工艺
4．4．4 晶圆的形成
4．4．5 晶圆的完成
4．5 外延硅生长技术
4．5．1 气相外延
4．5．2 外延层的生长过程
4．5．3 硅外延生长的硬件设备
4．5．4 外延生长工艺
4．5．5 外延工艺的发展趋势
4．5．6 选择性外延
4．6 衬底工程
4．6．1 绝缘体上硅(Silicon-on-Insulator， SOI)
4．6．2 混合晶向技术(HOT)
4．6．3 应变硅
4．6．4 绝缘体上应变硅(Strained Silicon on Insulator， SSOI)
4．6．5 IC技术中的应变硅
4．7 小结
4．8 参考文献
4．9 习题
第5章 加热工艺
5．1 简介
5．2 加热工艺的硬件设备
5．2．1 简介
5．2．2 控制系统
5．2．3 气体输送系统
5．2．4 装载系统
5．2．5 排放系统
5．2．6 炉管
5．3 氧化工艺
5．3．1 氧化工艺的应用
5．3．2 氧化前的清洗工艺
5．3．3 氧化生长速率
5．3．4 干氧氧化工艺
5．3．5 湿氧氧化工艺
5．3．6 高压氧化工艺
5．3．7 氧化层测量技术
5．3．8 氧化工艺的发展趋势
5．4 扩散工艺
5．4．1 沉积和驱入过程
5．4．2 掺杂工艺中的测量
5．5 退火过程
5．5．1 离子注入后退火
5．5．2 合金化热处理
5．5．3 再流动过程
5．6 高温化学气相沉积
5．6．1 外延硅沉积
5．6．2 选择性外延工艺
5．6．3 多晶硅沉积
5．6．4 氮化硅沉积
5．7 快速加热工艺( RTP)系统
5．7．1 快速加热退火(RTA)系统
5．7．2 快速加热氧化(RTO)
5．7．3 快速加热CVD
5．8 加热工艺发展趋势
5．9 小结
5．10参考文献
5．11习题
第6章 光刻工艺
6．1 简介
6．2 光刻胶
6．3 光刻工艺
6．3．1 晶圆清洗
6．3．2 预处理过程
6．3．3 光刻胶涂敷
6．3．4 软烘烤
6．3．5 对准与曝光
6．3．6 曝光后烘烤
6．3．7 显影工艺
6．3．8 硬烘烤工艺
6．3．9 图形检测
6．3．10晶圆轨道步进机配套系统
6．4 光刻技术的发展趋势
6．4．1 分辨率与景深(DOF)
6．4．2 I线和深紫外线
6．4．3 分辨率增强技术
6．4．4 浸入式光刻技术
6．4．5 双重、三重和多重图形化技术
6．4．6 极紫外线(EUV)光刻技术
6．4．7 纳米压印
6．4．8 X光光刻技术
6．4．9 电子束光刻系统
6．4．10离子束光刻系统
6．5 安全性
6．6 小结
6．7 参考文献
6．8 习题
第7章 等离子体工艺
7．1 简介
7．2 等离子体基本概念
7．2．1 等离子体的成分
7．2．2 等离子体的产生
7．3 等离子体中的碰撞
7．3．1 离子化碰撞
7．3．2 激发松弛碰撞
7．3．3 分解碰撞
7．3．4 其他碰撞
7．4 等离子体参数
7．4．1 平均自由程
7．4．2 热速度
7．4．3 磁场中的带电粒子
7．4．4 玻尔兹曼分布
7．5 离子轰击
7．6 直流偏压
7．7 等离子体工艺优点
7．7．1 CVD工艺中的等离子体
7．7．2 等离子体刻蚀
7．7．3 溅镀沉积
7．8 等离子体增强化学气相沉积及等离子体刻蚀反应器
7．8．1 工艺的差异性
7．8．2 CVD反应室设计
7．8．3 刻蚀反应室的设计
7．9 遥控等离子体工艺
7．9．1 去光刻胶
7．9．2 遥控等离子体刻蚀
7．9．3 遥控等离子体清洁
7．9．4 遥控等离子体CVD(RPCVD)
7．10高密度等离子体工艺
7．10．1 感应耦合型等离子体（ICP）
7．10．2 电子回旋共振
7．11小结
7．12参考文献
7．13习题
第8章 离子注入工艺
8．1 简介
8．1．1 离子注入技术发展史
8．1．2 离子注入技术的优点
8．1．3 离子注入技术的应用
8．2 离子注入技术简介
8．2．1 阻滞机制
8．2．2 离子射程
8．2．3 通道效应
8．2．4 损伤与热退火
8．3 离子注入技术硬件设备
8．3．1 气体系统
8．3．2 电机系统
8．3．3 真空系统
8．3．4 控制系统
8．3．5 射线系统
8．4 离子注入工艺过程
8．4．1 离子注入在元器件中的应用
8．4．2 离子注入技术的其他应用
8．4．3 离子注入的基本问题
8．4．4 离子注入工艺评估
8．5 安全性
8．5．1 化学危险源
8．5．2 电机危险源
8．5．3 辐射危险源
8．5．4 机械危险源
8．6 离子注入技术发展趋势
8．7 小结
8．8 参考文献
8．9 习题
第9章 刻蚀工艺
9．1 刻蚀工艺简介
9．2 刻蚀工艺基础
9．2．1 刻蚀速率
9．2．2 刻蚀的均匀性
9．2．3 刻蚀选择性
9．2．4 刻蚀轮廓
9．2．5 负载效应
9．2．6 过刻蚀效应
9．2．7 刻蚀残余物
9．3 湿法刻蚀工艺
9．3．1 简介
9．3．2 氧化物湿法刻蚀
9．3．3 硅刻蚀
9．3．4 氮化物刻蚀
9．3．5 金属刻蚀
9．4 等离子体(干法)刻蚀工艺
9．4．1 等离子体刻蚀简介
9．4．2 等离子体刻蚀基本概念
9．4．3 纯化学刻蚀、纯物理刻蚀及反应式离子刻蚀
9．4．4 刻蚀工艺原理
9．4．5 等离子体刻蚀反应室
9．4．6 刻蚀终点
9．5 等离子体刻蚀工艺
9．5．1 电介质刻蚀
9．5．2 单晶硅刻蚀
9．5．3 多晶硅刻蚀
9．5．4 金属刻蚀
9．5．5 去光刻胶
9．5．6 干法化学刻蚀
9．5．7 整面干法刻蚀
9．5．8 等离子体刻蚀的安全性
9．6 刻蚀工艺发展趋势
9．7 刻蚀工艺未来发展趋势
9．8 小结
9．9 参考文献
9．10习题
第10章 化学气相沉积与电介质薄膜
10．1 简介
10．2 化学气相沉积
10．2．1 CVD技术说明
10．2．2 CVD反应器的类型
10．2．3 CVD基本原理
10．2．4 表面吸附
10．2．5 CVD动力学
10．3 电介质薄膜的应用
10．3．1 浅沟槽绝缘(STl)
10．3．2 侧壁间隔层
10．3．3 ILD0
10．3．4 ILD1
10．3．5 钝化保护电介质层(PD)
10．4 电介质薄膜特性
10．4．1 折射率
10．4．2 薄膜厚度
10．4．3 薄膜应力
10．5 电介质CVD工艺
10．5．1 硅烷加热CVD工艺
10．5．2 加热TEOS CVD工艺
10．5．3 PECVD硅烷工艺
10．5．4 PECVD TEOS工艺
10．5．5 电介质回刻蚀工艺
10．5．6 O3-TEOS工艺
10．6 旋涂硅玻璃
10．7 高密度等离子体CVD(HDP-CVD)
10．8 电介质CVD反应室清洁
10．8．1 RF等离子体清洁
10．8．2 遥控等离子体清洁
10．9 工艺发展趋势与故障排除
10．9．1 硅烷PECVD工艺的发展趋势
10．9．2 PE-TEOS发展趋势
10．9．3 O3-TEOS发展趋势
10．9．4 故障解决方法
10．10化学气相沉积工艺发展趋势
10．10．1 低k电介质
10．10．2 空气间隙
10．10．3 原子层沉积(ALD)
10．10．4 高k电介质材料
10．11小结
10．12参考文献
10．13习题
第11章 金属化工艺
11．1 简介
11．2 导电薄膜
11．2．1 多晶硅
11．2．2 硅化物
11．2．3 铝
11．2．4 钛
11．2．5 氮化钛
11．2．6 钨
11．2．7 铜
11．2．8 钽
11．2．9 钴
11．2．10镍
11．3 金属薄膜特性
11．3．1 金属薄膜厚度
11．3．2 薄膜厚度的均匀性
11．3．3 应力
11．3．4 反射系数
11．3．5 薄片电阻
11．4 金属化学气相沉积
11．4．1 简介
11．4．2 钨CVD
11．4．3 硅化钨CVD
11．4．4 钛CVD
11．4．5 氮化钛CVD
11．4．6 铝CVD
11．5 物理气相沉积
11．5．1 简介
11．5．2 蒸发工艺
11．5．3 溅镀
11．5．4 金属化工艺过程
11．6 铜金属化工艺
11．6．1 预清洗
11．6．2 阻挡层
11．6．3 铜籽晶层
11．6．4 铜化学电镀法(ECP)
11．6．5 铜CVD工艺
11．7 安全性
11．8 小结
11．9 参考文献
11．10习题
第12章 化学机械研磨工艺
12．1 简介
12．1．1 CMP技术的发展
12．1．2 平坦化定义
12．1．3 其他平坦化技术
12．1．4 CMP技术的必要性
12．1．5 CMP技术优点
12．1．6 CMP技术应用
12．2 CMP硬件设备
12．2．1 简介
12．2．2 研磨衬垫
12．2．3 研磨头
12．2．4 垫片调整器
12．3 CMP研磨浆
12．3．1 氧化物研磨浆
12．3．2 金属研磨用研磨浆
12．3．3 钨研磨浆
12．3．4 铝与铜研磨浆
12．4 CMP基本理论
12．4．1 移除速率
12．4．2 均匀性
12．4．3 选择性
12．4．4 缺陷
12．5 CMP工艺过程
12．5．1 氧化物CMP过程
12．5．2 钨CMP过程
12．5．3 铜CMP过程
12．5．4 CMP终端监测
12．5．5 CMP后清洗工艺
12．5．6 CMP工艺问题
12．6 CMP工艺发展趋势
12．7 小结
12．8 参考文献
12．9 习题
第13章 半导体工艺整合
13．1 简介
13．2 晶圆准备
13．3 隔离技术
13．3．1 整面全区覆盖氧化层
13．3．2 LOCOS
13．3．3 STI
13．3．4 自对准STI
13．4 阱区形成
13．4．1 单阱
13．4．2 自对准双阱
13．4．3 双阱
13．5 晶体管制造
13．5．1 金属栅工艺
13．5．2 自对准栅工艺
13．5．3 低掺杂漏极(LDD)
13．5．4 阈值电压调整工艺
13．5．5 抗穿通工艺
13．6 金属高k栅MOS
13．6．1 先栅工艺
13．6．2 后栅工艺
13．6．3 混合型HKMG
13．7 互连技术
13．7．1 局部互连
13．7．2 早期的互连技术
13．7．3 铝合金多层互连
13．7．4 铜互连
13．7．5 铜和低k电介质
13．8 钝化
13．9 小结
13．10参考文献
13．11习题
第14章 IC工艺技术
14．1 简介
14．2 20世纪80年代CMOS工艺流程
14．3 20世纪90年代CMOS工艺流程
14．3．1 晶圆制备
14．3．2 浅槽隔离
14．3．3 阱区形成
14．3．4 晶体管形成
14．3．5 局部互连
14．3．6 钝化和连接垫区
14．3．7 评论
14．4 2000~2010年CMOS工艺流程
14．5 20世纪10年代CMOS工艺流程
14．6 内存芯片制造工艺
14．6．1 DRAM工艺流程
14．6．2 堆叠式DRAM工艺流程
14．6．3 NAND闪存工艺
14．7 小结
14．8 参考文献
14．9 习题
第15章 半导体工艺发展趋势和总结
15．1 参考文献