三维芯片集成与封装技术

译者序
原书前言
第1章 半导体IC封装的3D集成1
1.1引言1
1.2 3D集成2
1.3 3D IC封装4
1.4 3D Si集成5
1.5 3D IC集成7
1.5.1混合存储器立方7
1.5.2宽I/O DRAM和宽I/O 29
1.5.3高带宽存储器9
1.5.4宽I/O存储器（或逻辑对逻辑）11
1.5.5无源转接板（2.5D IC集成）12
1.6 TSV时代之前的供应链13
1.6.1前道工艺13
1.6.2后道工艺13
1.6.3封装和测试代工13
1.7 TSV时代的供应链——谁制造TSV？14
1.7.1TSV通过先通孔工艺制造14
1.7.2TSV通过中通孔工艺制造14
1.7.3TSV通过后通孔（从正面）工艺制造14
1.7.4TSV通过后通孔（从背面）工艺制造14
1.7.5无源TSV转接板怎么样？14
1.7.6谁想为无源转接板制造TSV？15
1.7.7总结和建议15
1.8 TSV时代的供应链——谁负责MEOL、组装和测试？15
1.8.1宽I/O存储器（面对背）的中通孔TSV制造工艺15
1.8.2宽I/O存储器（面对面）的中通孔TSV制造工艺16
1.8.3宽I/O DRAM的中通孔TSV制造工艺17
1.8.4带有TSV/RDL无源转接板的2.5D IC集成17
1.8.5总结和建议19
1.9采用TSV技术的CMOS图像传感器19
1.9.1东芝的DynastronTM19
1.9.2意法半导体VGA CIS摄像模块20
1.9.3三星的S5K4E5YX BSI图像传感器20
1.9.4东芝的HEW4 BSITCM5103PL图像传感器21
1.9.5Nemotek的CIS22
1.9.6索尼ISX014堆叠式摄像传感器23
1.10带有TSV的MEMS23
1.10.1意法半导体的MEMS惯性传感器23
1.10.2Discera的MEMS谐振器24
1.10.3Avago的FBAR MEMS滤波器24
1.11参考文献26
第2章 硅通孔建模和测试31
2.1引言31
2.2 TSV的电学建模31
2.2.1通用TSV结构的解析模型和方程31
2.2.2TSV模型的频域验证34
2.2.3TSV模型的时域验证38
2.2.4TSV的电学设计指南38
2.2.5总结和建议41
2.3 TSV的热学建模42
2.3.1 Cu填充的TSV等效热导率提取42
2.3.2TSV单元的热学特性45
2.3.3 Cu填充的TSV等效热导率方程48
2.3.4 TSV等效热导率方程的验证52
2.3.5总结和建议54
2.4 TSV的机械建模和测试54
2.4.1Cu填充TSV和周围Si之间的TEM55
2.4.2制造中Cu胀出实验结果56
2.4.3热冲击循环下的Cu胀出 60
2.4.4Cu填充的TSV排除区域62
2.4.5总结和建议65
2.5参考文献67
第3章 用于薄晶圆拿持和应力测量的应力传感器70
3.1引言70
3.2压阻式应力传感器的设计和制造70
3.2.1压阻式应力传感器的设计70
3.2.2应力传感器的制造71
3.2.3总结和建议75
3.3应力传感器在薄晶圆拿持中的应用76
3.3.1压阻式应力传感器的设计、制造和校准76
3.3.2硅片减薄后的应力测量80
3.3.3总结和建议81
3.4应力传感器在晶圆凸点制造中的应用81
3.4.1UBM制造后的应力82
3.4.2干膜工艺后的应力84
3.4.3焊料凸点制造工艺后的应力85
3.4.4总结和建议85
3.5应力传感器在嵌入式超薄芯片跌落试验中的应用87
3.5.1测试板和制造87
3.5.2实验装置和流程88
3.5.3原位应力测量结果89
3.5.4可靠性测试91
3.5.5总结和建议92
3.6参考文献93
第4章封装基板技术96
4.1引言96
4.2用于倒装芯片 3D IC 集成的带有积层的封装基板 96
4.2.1表面层压电路技术96
4.2.2带有积层的封装基板的发展趋势98
4.2.3总结与建议99
4.3无核心封装基板99
4.3.1无核心封装基板的优缺点99
4.3.2采用无核心基板替代Si转接板100
4.3.3无核心基板翘曲问题及解决方法102
4.3.4总结与建议105
4.4具有积层的封装基板的新进展105
4.4.1封装基板积层顶部的薄膜层106
4.4.2翘曲和合格结果108
4.4.3总结与建议109
4.5参考文献110
第5章 微凸点：制造、组装和可靠性112
5.1引言112
5.2 25μm间距微凸点的制造、装配和可靠性112
5.2.1测试板112
5.2.2微凸点的结构113
5.2.3ENIG焊盘的结构114
5.2.425μm间距微凸点的制造116
5.2.5在Si载体上制造ENIG焊盘118
5.2.6热压键合组装119
5.2.7底部填充的评估123
5.2.8可靠性评估124
5.2.9总结和建议125
5.320μm间距的微凸点制造、组装和可靠性125
5.3.1测试板125
5.3.2测试板装配126
5.3.3热压键合微接头的形成127
5.3.4微间隙填充128
5.3.5可靠性测试129
5.3.6可靠性测试结果与讨论130
5.3.7微接头的失效机理133
5.3.8总结与建议136
5.4 15μm间距微凸点的制造、装配和可靠性136
5.4.1测试板的微凸点和UBM焊盘136
5.4.2组装138
5.4.3采用CuSn焊料微凸点与ENIG焊盘组装139
5.4.4采用CuSn焊料微凸点的组装139
5.4.5底部填充的评估139
5.4.6总结与建议139
5.5参考文献140
第6章3D Si集成145
6.1引言145
6.2电子工业145
6.3摩尔定律和超越摩尔定律147
6.4 3D集成的起源148
6.5 3D Si集成的概述与展望149
6.5.13D Si集成的键合方法149
6.5.2Cu-Cu（W2W）键合151
6.5.3Cu-Cu(W2W)后退火键合152
6.5.4Cu-Cu(W2W)常温键合152
6.5.5SiO2-SiO2(W2W)键合153
6.5.6W2W键合的一些注意事项157
6.63D Si集成技术面临的挑战157
6.73D Si集成EDA工具面临的挑战157
6.8总结和建议158
6.9参考文献160
第7章2.5D3D IC集成163
7.1引言163
7.23D IC集成的TSV工艺164
7.2.1芯片上的微通孔164
7.2.2先通孔工艺164
7.2.3中通孔工艺164
7.2.4正面后通孔工艺166
7.2.5背面后通孔工艺166
7.2.6总结与建议167
7.3 3D IC集成的潜在应用167
7.4存储器芯片堆叠168
7.4.1芯片168
7.4.2潜在产品168
7.4.3组装工艺170
7.5宽I/O存储器或逻辑-逻辑堆叠170
7.5.1芯片170
7.5.2潜在产品171
7.5.3组装工艺173
7.6宽I/O DRAM或混合存储器立方175
7.6.1芯片175
7.6.2潜在产品177
7.6.3组装工艺178
7.7宽I/O 2和高带宽存储器179
7.8宽I/O接口(2.5D IC集成)180
7.8.1TSV/RDL无源转接板的实际应用182
7.8.2转接板的制造183
7.8.3TSV的制造183
7.8.4RDL的制造184
7.8.5RDL的制造——聚合物/电镀Cu方法185
7.8.6RDL的制造——Cu大马士革方法187
7.8.7Cu大马士革方法中接触式对准光刻机的注意事项190
7.8.8背面加工和组装190
7.8.9总结和建议191
7.9薄晶圆拿持193
7.9.1常规的薄晶圆拿持方法193
7.9.2TI的TSV-WCSP集成工艺194
7.9.3TSMC的聚合物薄晶圆拿持194
7.9.4TSMC无临时键合和剥离的薄晶圆拿持195
7.9.5带有散热晶圆的薄晶圆拿持196
7.9.6总结与建议196
7.10参考文献199
第8章 采用无源转接板的3D IC集成203
8.1引言203
8.2采用TSV/RDL转接板的3D IC集成203
8.3双面贴附芯片的TSV/RDL转接板204
8.3.1结构204
8.3.2热分析——边界条件206
8.3.3热分析——TSV的等效模型206
8.3.4热分析——焊料凸点/底部填充的等效模型207
8.3.5热分析结果207
8.3.6热机械分析——边界条件210
8.3.7材料性能的热机械分析——材料特性210
8.3.8热机械分析结果211
8.3.9TSV的制造214
8.3.10采用顶部RDL的转接板的制造217
8.3.11顶部带RDL Cu填充的转接板的TSV露出217
8.3.12采用底部RDL的转接板的制造218
8.3.13转接板的无源电学特性表征221
8.3.14终组装222
8.3.15总结和建议225
8.4两侧带有芯片的TSV转接板226
8.4.1结构226
8.4.2热分析——材料特性227
8.4.3热分析——边界条件228
8.4.4热分析——结果与讨论228
8.4.5热机械分析——材料特性231
8.4.6热机械分析——边界条件231
8.4.7热机械分析——结果与讨论232
8.4.8转接板制造235
8.4.9微凸点晶圆的凸点制造238
8.4.10终组装240
8.4.11总结和建议242
8.5用于3D IC集成的低成本TSH转接板244
8.5.1新设计244
8.5.2电学仿真245
8.5.3测试板247
8.5.4带UBM/焊盘和Cu柱的顶部芯片249
8.5.5带有UBM/焊盘/焊料的底部芯片250
8.5.6TSH转接板制造252
8.5.7终组装253
8.5.8可靠性评估256
8.5.9总结和建议258
8.6参考文献260
第9章2.5D/3D IC集成的热管理262
9.1引言262
9.2设计理念262
9.3新设计263
9.4热分析的等效模型264
9.5顶部带芯片/散热片以及底部带芯片的转接板265
9.5.1结构265
9.5.2材料特性266
9.5.3边界条件267
9.5.4仿真结果267
9.6顶部带有芯片/散热片以及底部带有芯片/热沉的转接板268
9.6.1结构与边界条件268
9.6.2仿真结果268
9.7顶部带有四个带散热片芯片的转接板270
9.7.1结构270
9.7.2边界条件270
9.7.3仿真结果272
9.7.4总结和建议274
9.8 2.5D IC和3D IC集成之间的热性能274
9.8.1结构274
9.8.2有限元模型276
9.8.3材料特性和边界条件276
9.8.4低功率应用的仿真结果277
9.8.5高功率应用的仿真结果277
9.8.6总结和建议279
9.9带有嵌入式微通道的TSV转接板的热管理系统279
9.9.1结构279
9.9.2适配器280
9.9.3热交换器281
9.9.4载板282
9.9.5系统集成283
9.9.6压降的理论分析283
9.9.7实验过程285
9.9.8结果和讨论286
9.9.9总结和建议289
9.10参考文献290
第10章嵌入式3D混合集成292
10.1引言292
10.2光电子产品的发展趋势292
10.3旧设计——PCB上使用光波导的高频数据互连293
10.3.1聚合物光波导294
10.3.2仿真——光耦合模型296
10.3.3仿真——系统连接设计301
10.3.4OECB组装302
10.3.5OECB的测量结果303
10.3.6总结和建议305
10.4旧设计——嵌入式板级光互连306
10.4.1聚合物波导的制造306
10.4.245°微镜的制造307
10.4.3OECB的组装工艺313
10.4.4垂直光通道制造工艺313
10.4.5终组装314
10.4.6总结和建议314
10.5新设计316
10.6一个嵌入式3D混合集成设计实例317
10.6.1光学设计、分析和结果318
10.6.2热设计、分析和结果320
10.6.3机械设计、分析和结果322
10.6.4总结和建议325
10.7带有应力消除间隙的半嵌入式TSV转接板325
10.7.1设计理念325
10.7.2问题定义326
10.7.3工作条件下的半嵌入式TSV转接板327
10.7.4环境条件下的半嵌入式TSV转接板331
10.7.5总结和建议333
10.8参考文献 334
第11章LED与IC的3D集成337
11.1引言337
11.2Haitz定律的现状和展望337
11.3LED已经走过了漫长的道路340
11.4LED产品的四个关键部分342
11.4.1LED衬底外延淀积342
11.4.2LED器件制造343
11.4.3LED封装组装与测试343
11.4.4 LED终产品组装343
11.4.5 LED产品的展望346
11.5 LED与IC的3D集成347
11.5.1HP FCLED和薄膜FCLED347
11.5.2LED与IC的3D集成封装349
11.5.3LED与IC的3D集成制造工艺350
11.5.4总结和建议355
11.6 IC和LED的2.5D集成356
11.6.1基于带有腔体以及铜填充TSV的Si基板的LED封装356
11.6.2基于腔体和TSV Si基板的LED封装360
11.6.3LED晶圆级封装364
11.6.4总结和建议368
11.7 LED与IC 3D集成的热管理368
11.7.1新设计370
11.7.2IC和LED的3D集成：一个设计示例371
11.7.3边界值问题371
11.7.4仿真结果（通道高度=700μm）372
11.7.5仿真结果（通道高度=350μm）376
11.7.6总结和建议377
11.8参考文献 378
第12章MEMS与IC的3D集成381
12.1引言 381
12.2 MEMS封装381
12.3 MEMS与IC的3D集成383
12.3.1带有横向电馈通的MEMS与IC的3D集成383
12.3.2ASIC中带有垂直电馈通的MEMS和IC的3D集成384
12.3.3封装帽中带有垂直电馈通的MEMS与IC的3D集成386
12.3.4在ASIC上带有TSV的MEMS与IC的3D集成386
12.3.5MEMS与IC的2.5D/2.25D集成386
12.4 MEMS与IC 3D集成的组装工艺387
12.4.1带有横向电馈通的MEMS和IC的3D集成389
12.4.2ASIC中带垂直电馈通的MEMS和IC的3D集成389
12.4.3在封装帽中带有垂直电贯通的MEMS和IC的3D集成391
12.4.4关于情形10：一个真实的MEMS和IC的3D集成391
12.4.5总结和建议392
12.5采用低温焊料键合的3D MEMS封装392
12.5.1不同芯片尺寸的IC和MEMS 3D集成393
12.5.2帽晶圆中的腔体和TSV395
12.5.3MEMS芯片与ASIC晶圆键合(C2W)397
12.5.4带有MEMS芯片的ASIC晶圆与帽晶圆的键合(W2W)399
12.5.5总结与建议400
12.6 MEMS先进封装的新发展401
12.6.1用于RF MEMS晶圆级封装的TSV技术401
12.6.2TSV与金属键合技术实现RF-MEMS的零级封装405
12.6.3基于带Cu填充的TSV Si转接板晶圆的MEMS封装409
12.6.4基于FBAR振荡器的晶圆级封装409
12.6.5总结与建议412
12.7参考文献 414
第13章CIS与IC的3D集成416
13.1引言 416
13.2FI-CIS和BI-CIS 416
13.33D CIS和IC堆叠418
13.3.1结构418
13.3.2CIS像素晶圆和逻辑IC晶圆的制造418
13.43D CIS和IC集成 420
13.4.1结构420
13.4.2协处理器晶圆制造工艺流程 421
13.4.3CIS 晶圆的制造工艺流程 422
13.4.4终组装423
13.5总结和建议424
13.6参考文献425
第14章3D IC封装 426
14.1引言 426
14.2采用引线键合的芯片堆叠426
14.2.1Au线426
14.2.2Cu线和Ag线426
14.3叠层封装428
14.3.1引线键合PoP 428
14.3.2倒装芯片PoP 428
14.3.3倒装芯片封装上的引线键合封装428
14.3.4iPhone 5s中的PoP 429
14.4晶圆级封装 431
14.4.1扇入晶圆级封装 431
14.4.2芯片-芯片的3D晶圆级封装432
14.5扇出eWLP 435
14.5.1扇出eWLP 435
14.5.23D eWLP——双芯片堆叠 437
14.5.33D eWLP——在eWLP上的芯片（面对面）438
14.5.43D eWLP——在eWLP上的芯片（面对背）438
14.5.53D eWLP——在eWLP上的封装438
14.5.63D eWLP——在eWLP上的eWLP439
14.6嵌入式板级封装440
14.6.1优势和劣势 440
14.6.2不同芯片嵌入工艺441
14.6.3SiP刚性基板中嵌入的芯片 442
14.6.4SiP柔性基板中嵌入的3D芯片442
14.6.5SiP柔性基板中嵌入的3D芯片堆叠 443
14.7总结和建议 444
14.8参考文献 444