ARM嵌入式处理器结构与应用基础

目录第1章ARM处理器概述1.1ARM介绍1.2ARM处理器系列1.2.1ARM7系列1.2.2ARM9系列1.2.3ARM9E系列1.2.4ARMl0系列1.2.5SecurCoreSCl001.2.6StrongARM1.2.7XScale1.3ARM处理器的分类和扩充标识1.3.1处理器核的分类1.3.2处理器核扩充标识1.4ARM处理器结构介绍1.4.1RISC体系结构1.4.2ARM和Thumb状态1.4.3寄存器1.4.4ARM指令集概述1.4.5Thumb指令集概述第2章ARM体系结构2.1ARM体系结构的版本和变量2.1.1ARM体系结构的版本2.1.2ARM体系结构的变量2.1.3ARM／Thumb体系结构版本命名2.2ARM编程模型2.2.1数据类型2.2.2处理器模式2.2.3处理器工作状态2.2.4寄存器组织2.2.5异常8.2.6存储器和存储器映射I／O2.2.7中断延迟2.2.8复位2.3ARM基本寻址方式2.3.1寄存器寻址2.3.2立即寻址2.3.3寄存器移位寻址2.3.4寄存器间接寻址z.3.5基址寻址2.3.6多寄存器寻址2.3.7堆栈寻址2.3.8块拷贝寻址2.3.9相对寻址2.4ARM开发工具2.4.1ARM开发工具综述3.4.2ARMSDT2.4.3ARMADS2.4.4Multi20002.4.5TRACE32—ICD2.4.6HitoolforARM2.4.7EmbestIDE2.4.8JEENI仿真器2.4.9Multi—ICE第3章ARM指令集3.1指令集编码3.2条件执行3.3指令分类说明3.3.1ARM存储器访问指令3.3.2ARM数据处理指令3.3.3ARM分支指令3.3.4ARM协处理器指令3.3.5ARM杂项指令3.3.6ARM伪指令第4章Thumb指令集4.1Thumb指令集与ARM指令集的区别4.2指令集编码4.3指令分类说明4.3.1Thumb存储器访问指令4.3.2Thumb数据处理指令4.3.3Thumb分支指令4.3.4Thumb中断和断点指令4.3.5Thumb伪指令第5章ARM7TDMI处理器5.1概述5.1.1ARM7TDMI介绍5.1.2体系结构5.1.3框图.内核和功能图5.2存储器接口5.2.1总线接口信号5.2.2总线周期类型5.2.3寻址信号5.2.4时序图约定5.2.5地址时序5.2.6数据定时信号5.2.7延长访问时间5.2.8特权模式访问5.2.9上电后的复位序列5.3协处理器接口5.3.1协处理器介绍5.3.2流水线跟随信号5.3.3协处理器接口握手5.3.4连接协处理器5.3.5未使用外部协处理器5.3.6未定义指令5.3.7特权指令5.4调试接口5.4.1调试接口介绍5.4.2调试系统5.4.3调试接口信号5.4.4ARM7TDMI核时钟域5.4.5确定内核和系统的状态5.4.6嵌入式ICE—RT逻辑介绍5.4.7禁止嵌入式ICE—RT5.4.8调试通信通道5.4.9监控模式5.5指令周期时序5.5.1指令周期时序表介绍5.5.2分支类指令5.5.3数据操作5.5.4乘法和乘加5.5.5加载／存储寄存器5.5.6加载／存储多个寄存器5.5.7数据交换5.5.8软件中断和异常进入5.5.9协处理器相关操作5.5.10未定义指令和协处理器不存在5.5.11未执行指令5.5.12指令速度一览5.6时序图5.7深层次调试5.7.1扫描链和JTAG接口5.7.2复位TAP控制器5.7.3上拉电阻5.7.4指令寄存器5.7.5公共指令5.7.6测试数据寄存器5.7.7ARM7TDMI核时钟5.7.8在调试状态判定内核和系统状态5.7.9调试状态中程序计数器的行为5.7.10优先级和异常5.7.11扫描链单元数据5.7.12观察点寄存器5.7.13编程断点5.7.14编程观察点5.7.15调试控制寄存器5.7.16调试状态寄存器5.7.17中止状态寄存器5.7.18耦联断点和观察点5.7.19嵌入式ICE—RT时序5.7.20编程限制5.8信号描述第6章ARM720T处理器6.1ARM720T概述6.1.1ARM720T结构6.1.2FCSEPID低虚拟地址重定位6.1.3复位6.2配置6.2.1配置介绍6.2.2内部协处理器指令6.2.3寄存器6.3指令和数据Cache6.3.1指令和数据Cache简介6.3.2IDC有效性6.3.3IDC使能.禁止和复位6.3.4为安全应用的IDC禁止6.4写缓冲6.4.1写缓冲简介6.4.2写缓冲操作6.5存储器管理单元6.5.1MMU简介6.5.2MMU程序可访问寄存器6.5.3地址变换过程6.5.4第1级描述符6.5.5页表描述符6.5.6段描述符6.5.7变换段参考6.5.8第2级描述符6.5.9变换小页参考6.5.10变换大页参考6.5.11MMU故障和CPU中止6.5.12故障地址和故障状态寄存器6.5.13域访问控制6.5.14故障检查顺序6.5.15外部中止6.5.16MMU.IDC和写缓冲的相互作用6.6总线时钟6.6.1ARM720T总线接口简介6.6.2快总线扩充6.6.3标准模式6.7AMBA接口6.7.1AMBA接口简介6.7.2ASB总线接口信号6.7.3周期类型6.7.4寻址信号6.7.5存储器请求信号6.7.6数据信号定时6.7.7从机响应信号6.7.8*大顺序长度6.7.9读一锁一写6.7.10小端和大端操作6.7.11多主机操作6.7.12总线主机交接6.7.13缺省总线主机6.8AMBA测试6.8.l从机操作测试模式6.8.2ARM720T测试模式6.8.3ARM7TDMI测试模式6.8.4RAM测试模式6.8.5TAG测试模式6.8.6MMU测试模式6.8.7测试寄存器映射6.9跟踪接口6.9.1ETM简介6.9.2ETM接口第7章带ARM核的嵌入式系统芯片7.1ARM公司的合作伙伴7.2Atmel公司带ARM核的芯片7.3CirrusLogic公司带ARM核的芯片7.4Intel公司带ARM核的芯片7.5NetSilicon公司带ARM核的芯片7.6Samsung公司带ARM核的芯片7.7Triscend公司带ARM核的芯片第8章基于ARM核芯片的应用实例8.1ARM技术的一些典型应用产品8.2Atmel公司带ARM核芯片的应用8.3CirrusLogic公司带ARM核芯片的应用8.4Samsung公司带ARM核芯片的应用参考文献附录AHitoolforARM开发系统附录B本书相关术语附录CARM指令集.ARM寻址方式和Thumb指令集速查表附录DAtmel公司带ARM核的芯片附录ESamsung公司带ARM核的芯片附录F带ARM核的微处理器和微控制器芯片