×
暂无评论
图文详情
  • ISBN:711128973
  • 装帧:暂无
  • 册数:暂无
  • 重量:暂无
  • 开本:16开
  • 页数:323
  • 出版时间:2009-12-01
  • 条形码:9787111289739 ; 978-7-111-28973-9

内容简介

本书结合作者严谨的学术风范与丰富的实践背景,讲述了插件板级和vlsi系统中的数字设计基本原理和实践需求,提供了广泛的逻辑设计实践,给出了大量实际应用,并配有丰富的练习题。全书共分9章,主要内容包括:数字设计介绍,数制和编码,数字电路,组合逻辑设计原理和实践,硬件描述语言(hdl),时序逻辑设计原理和实践,存储器、cpld和fpga。
本书条理清晰、简明易懂,可作为电气工程、计算机工程或计算机科学专业数字逻辑设计课程的教材,同时也可作为数字设计者的参考书。

目录

译者序
译者简介
前言
第1章 数制和编码
1.1 按位计数制
1.2 八进制和十六进制
1.3 常用按位计数制的转换
1.4 十进制数的二进制编码
1.5 字符编码
参考资料
训练题
练习题
第2章 组合逻辑设计原理
2.1 开关代数
2.1.1 公理
2.1.2 单变量定理
2.1.3 二变量定理和三变量定理
2.1.4 n变量定理
2.1.5 对偶性
2.1.6 逻辑函数的标准表示法
2.2 组合电路分析
2.3 组合电路的综合
2.3.1 电路描述与设计
2.3.2 电路处理
2.3.3 组合电路*小化
2.3.4 卡诺图
2.3.5 *小化“积之和”表达式
2.3.6 其他*小化问题
2.3.7 程序化的*小化方法
2.4 定时冒险
2.4.1 静态冒险
2.4.2 利用卡诺图发现静态冒险
2.4.3 动态冒险
2.4.4 设计无冒险电路
参考资料
训练题
练习题
第3章 硬件描述语言
3.1 基于hdl的数字设计
3.1.1 为什么用hdl
3.1.2 hdl工具组
3.1.3 基于hdl的设计流程
3.2 vhdl硬件描述语言
3.2.1 程序结构
3.2.2 类型、常量和数组
3.2.3 函数和过程
3.2.4 库和包
3.2.5 结构形式的设计元素
3.2.6 数据流形式的设计元素
3.2.7 行为形式的设计元素
3.2.8 时间尺度
3.2.9 模拟
3.2.10 测试平台
3.2.11 时序逻辑设计的vhdl特性
3.2.12 综合
参考资料
训练题
练习题
第4章 组合逻辑设计实践
4.1 组合型pld
4.1.1 可编程逻辑阵列
4.1.2 可编程阵列逻辑器件
4.1.3 通用阵列逻辑器件
4.1.4 复杂型可编程逻辑器件
4.2 译码器
4.2.1 二进制译码器
4.2.2 大规模元件的逻辑符号
4.2.3 3-8译码器74x138
4.2.4 级联二进制译码器
……
第5章 时序逻辑设计原理
第6章 时序逻辑设计实践
第7章 存储器、cpld和fpga
展开全部

作者简介

John F.Wakerly于斯坦福大学获得电子工程博士学位。他目前是思科系统公司广域网业务部主管工程项目的副总裁,还是斯坦福大学的兼职教授。他著有数字设计、微电脑体系结构、计算机可靠性等方面的50多部著作,并在电信与网络领域拥有13项专利。

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格(不含优惠券部分),仅供参考,未必等同于实际到手价。

确定
快速
导航