×
超值优惠券
¥50
100可用 有效期2天

全场图书通用(淘书团除外)

关闭
暂无评论
图文详情
  • ISBN:781077428X
  • 装帧:简裝本
  • 册数:暂无
  • 重量:500
  • 开本:16开
  • 页数:341
  • 出版时间:2004-05-01
  • 条形码:9787810774284 ; 978-7-81077-428-4

内容简介

本书较全面地介绍了EDA技术的主要内容:集成电路简介;EDA基础;数字系统硬件设计基础;VHDL语言基本结构;VHDL语言数据类型及运算操作符;VHDL语言主要描述语句;基本逻辑电路设计;时序逻辑电路设计;FPGA加载综述;软件介绍;数值系统的状态模型;HDL编码风格与编码指南软件介绍。 本书取材新颖,内容丰富,实用为主,重点突出,可作为高等院校电子工程、自动化、通信工程、信息工程、计算机应用、仪器仪表及相近专业之本科生或研究生教材,亦可作为相关工程技术人员的自学参考书。

目录

第1章 绪论
1.1 集成电路设计方法与设计手段
1.2 设计过程
1.3 集成电路设计的层次
1.4 ASIC设计的技术发展
第2章 EDA基础
2.1 EDA的定义
2.2 EDA技术的发展历程
2.3 EDA技术的基本特征
2.4 EDA技术的基本工具
2.5 EDA技术的基本设计思路
2.6 EDA设计流程
2.7 EDA技术的发展趋势
2.8 FPGA/CPLD芯片内部组成结构
第3章 数字系统硬件设计
3.1 概述
3.2 硬件描述语言
3.3 自顶向下技术的设计流程及关键技术
3.4 设计描述风格模型
3.5 VHDL综合
第4章 VHDL语言基本结构
4.1 VHDL语言概述
4.2 VHDL的结构描述
4.3 VHDL语言构造体的子结构描述
4.4 子程序
4.5 包集合、库及配置
第5章 VHDL语言数据类型及运算操作符
5.1 VHDL语言的数据类型
5.2 VHDL语言的客体及其分类
5.3 VHDL语言的运算操作符
第6章 VHDL语言主要描述语句
6.1 顺序描述语句
6.2 并发描述语句
6.3 Attribute描述与定义语句
6.4 Textio
6.5 决断信号
第7章 基本逻辑电路设计
7.1 基本门电路
7.2 选择器
7.3 编码器与译码器
7.4 加法器
7.5 求补器
7.6 三态门及总线缓冲器
第8章 时序逻辑电路设计
8.1 时钟信号和复位信号
8.2 D触发器
8.3 T触发器
8.4 RS触发器
8.5 JK触发器
8.6 寄存器
8.7 计数器
8.8 存储器
8.9 综合举例
8.10 综合
第9章 FPGA加载综述
9.1 FPGA 加载的数据流格式
9.2 FPGA的上电配置过程
9.3 FPGA加载的几种方式
9.4 CCLK的频率设置
9.5 JTAG链及其工作方式
9.6 VIRTEX 芯片的加载
第10章 软件介绍
10.1 MAX+PLUSII软件
10.2 Active_HDL集成环境
10.3 Synplify的使用
第11章 数值系统的状态模型
11.1 二态数值系统
11.2 三态数值系统
11.3 四态数值系统
11.4 九态数值系统
11.5 十二态数值系统
11.6 四十六态数值系统
第12章 HDL编码风格与编码指南软件介绍
附录中英文对照表
习题与思考题
参考文献342
展开全部

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格(不含优惠券部分),仅供参考,未必等同于实际到手价。

确定
快速
导航