包邮EDA技术与VHDL(第5版)

第1章 EDA技术概述 1.1 EDA技术 1.2 EDA技术应用对象 1.3 常用的硬件描述语言 1.4 EDA技术的优势 1.5 面向FPGA和CPLD的开发流程 1.5.1 设计输入 1.5.2 综合 1.5.3 适配（布线布局） 1.5.4 仿真 1.5.5 RTL描述 1.6 可编程逻辑器件 1.6.1 PLD的分类 1.6.2 PROM可编程原理 1.6.3 GAL 1.7 CPLD的结构与可编程原理 1.8 FPGA的结构与工作原理 1.8.1 查找表逻辑结构 1.8.2 Cyclone 4E系列器件的结构原理 1.8.3 内嵌Flash的FPGA器件 1.9 硬件测试技术 1.9.1 内部逻辑测试 1.9.2 JTAG边界扫描测试 1.10 编程与配置 1.11 Quartus II 1.12 IP核 1.13 EDA的发展趋势 习题第2章 程序结构与数据对象 2.1 VHDL程序结构 2.2 VHDL程序基本构建 2.2.1 实体和端口模式 2.2.2 结构体 2.2.3 库和库的种类 2.2.4 库和程序包的调用方法 2.2.5 配置 2.3 VHDL文字规则 2.3.1 数字 2.3.2 字符串 2.3.3 关键词 2.3.4 标识符及其表述规则 2.3.5 文件取名和存盘 2.3.6 规范的程序书写格式 2.4 VHDL数据对象 2.4.1 常数 2.4.2 变量 2.4.3 信号 习题第3章 数据类型与顺序语句 3.1 VHDL数据类型 3.1.1 BIT和BIT VECTOR类型 3.1.2 STD LOGIC和STD LOGIC VECTOR类型 3.1.3 整数类型INTEGER 3.1.4 布尔数据类型BOOLEAN 3.1.5 SIGNED和UNSIGNED类型 3.1.6 其他预定义类型 3.1.7 数据类型转换函数 3.2 常用顺序语句 3.2.1 赋值语句 3.2.2 CASE语句 3.2.3 PROCESS语句 3.2.4 并置操作符& 3.2.5 IF语句 3.3 IF语句使用示例 3.3.1 D触发器的VHDL描述 3.3.2 含异步复位和时钟使能D触发器的描述 3.3.3 基本锁存器的描述 3.3.4 含清零控制锁存器的描述 3.3.5 实现时序电路的不同表述方式 3.3.6 4位二进制加法计数器设计 3.3.7 计数器更常用的VHDL表达方式 3.3.8 设计一个实用计数器第4章 时序仿真与硬件实现第5章 并行语句第6章 LPM宏模块使用方法第7章 VHDL设计深入第8章 状态机设计技术第9章 16位CPU创新设计第10章 VHDL仿真和语句补充第11章 DSP Builder系统设计方法第12章 DSP Builder设计深入附录A EDA开发系统及相关电路与表格