×
暂无评论
中图网萌新选书指北
书友线下严选 销量榜TOP200
还好有死亡存在——追忆“弑神者”略萨
坐下聊聊心里话：访谈与书信选
活出我人生：女性主义作品精选
不止魔幻：拉美文学世界
图文详情
  • ISBN：9787115610508
  • 装帧：平装
  • 册数：暂无
  • 重量：暂无
  • 开本：16开
  • 页数：376
  • 出版时间：2023-07-01
  • 条形码：9787115610508 ; 978-7-115-61050-8

本书特色

1.作者具有丰富的专用集成电路芯片的设计和验证经验。

2.提供相应课件、习题以及案例库。

3. 基于标准单元的数字IC开发流程进行章节安排。

4. 根据实际设计案例描述相应的工具的使用细节与注意事项，使初学者能够熟练掌握EDA工具的基本使用。

内容简介

本书主要讲解基于标准单元的大规模数字C设计，介绍自顶向下的设计方法和设计流程，用VerilogHDL描述数字IC时常用的规范、设计模式与设计方法，以及数字IC设计流程中Linux/Solaris平台上主流的EDA工具，包括仿真工具VCS、逻辑综合工具DesignCompiler、静态时序分析工具PrimeTime、.形式化验证工具Formality、脚本语言TCL以及编译工具ICC等。本书内容按照基于标准单元的数字IC开发流程安排章节，包括绪论、用VerilogHDL描述可综合电路、动态验证、EDA工具运行环境简介、TCL简介、逻辑综合、静态时序分析、形式化验证、物理设计等。本书通过实际的工程例子说明设计规范和方法，以及相应的EDA工具的使用细节与注意事项，力求使初学者能够熟练使用VerilogHDL描述数字IC,并初步掌握EDA工具的基本功能和使用方法。
本书面向集成电路设计与集成系统、微电子科学与工程专业高年级本科生和相关专业低年级研究生，以及有一定VerilogHDL基础、未来愿意从事数字IC设计的科技人员。

目录

第1章绪论 1.1EDA工具发展概述 1.2数字集成电路设计流程 1.3自顶向下与自底向上设计方法 1.4在RTL描述时序电路 1.5主流EDA工具 习题1 第2章用Verilog HDL描述可综合电路 2.1代码规范概述 2.2命名规范与格式规范 2.2.1文件头说明 2.2.2命名及相关规范 2.2.3格式规范 2.3Verilog HDL关键语法规范 2.3.1信号定义规范 2.3.2/组合电路建模 2.3.3generate语句的用法 2.3.4只读常数表 2.4时钟与复位相关问题 2.4.1时钟电路 ……
展开全部

作者简介

杜慧敏, 西安邮电大学电子工程学院教授，副院长。2000年毕业于西北工业大学计算机系，获工学博士学位，方向超大规模集成电路设计与电子设计自动化。2001-2003年12月，华中科技大学博士后流动做博士后研究。曾在集成电路设计企业工作4年，从事通信专用集成电路芯片的设计和验证工作。现在西安邮电大学电子工程学院工作，硕士生导师。主要研究领域：SoC设计与验证、计算机系统结构等。曾经主持国家自然科学基金项目、陕西省科技攻关项目、西安市科技发展项目和多项企业委托项目。作为主要研究人员，参与国家自然科学基金项目、国家863项目、省部级项目、国家中小企业创新基金项目等多项。曾获得陕西省科技进步三等奖、陕西省教学改革成果一等奖。发表学术论文三十余篇，与他人合著专著一本、合作编写教材一本、工程参考书一本。是“计算机工程与工艺专委会”、“计算机容错专委会”、“计算机图形学专委会”委员，“电子设计工程”杂志编委，“计算机辅助设计与图形学学报”审稿人。目前为研究生开设“计算机图形学”，“微处理器设计”等课程。

本类五星书
更多>>
浏览历史
本类畅销

预估到手价 ×

预估到手价是按参与促销活动、以最优惠的购买方案计算出的价格（不含优惠券部分），仅供参考，未必等同于实际到手价。

确定
客服
收藏
购物车
加入购物车
快速
导航