(教材)Xilinx FPGA原理及应用实例:基于Zynq SoC和Vitis HLS

1 FPGA硬件平台概述 1.1 FPGA介绍 1.1.1 FPGA基本结构 1.1.2 现代FPGA基本逻辑单元 1.2 Zynq介绍 1.2.1 Zynq架构简介 1.2.2 Zynq PS简介 1.3 PYNQ-Z2简介 2 Verilog HDL语法基础 2.1 Verilog HDL概述 2.1.1 Verilog HDL与C语言的区别 2.1.2 Verilog HDL与VHDL的区别 2.1.3 Verilog HDL与VHDL的共同特点 2.2 Verilog HDL的关键字和标识符 2.2.1 关键字 2.2.2 标识符 2.3 Verilog HDL基本结构 2.3.1 Verilog HDL模块结构示例 2.3.2 Verilog HDL的基本结构 2.4 Verilog HDL的数据类型和常量 2.4.1 逻辑值和常量 2.4.2 Verilog HDL的数据类型 2.5 Verilog HDL的运算符 2.5.1 算术运算符和逻辑运算符 2.5.2 关系运算符和等式运算符 2.5.3 位运算符和缩减运算符 2.5.4 移位运算符和拼接运算符 2.5.5 条件运算符 2.5.6 运算符的优先级 2.6 Verilog HDL的基本语句 2.6.1 赋值语句 2.6.2 always和initial 2.6.3 块语句 2.6.4 条件语句 2.6.5 循环语句 2.6.6 task和function 2.6.7 预编译指令 2.7 Verilog HDL的抽象级别 2.7.1 结构化描述方式 2.7.2 数据流描述方式 2.7.3 行为级描述方式 2.7.4 混合描述方式 3 数字逻辑电路HDL描述方法 3.1 组合逻辑电路HDL描述方法 3.1.1 采用assign描述组合逻辑电路 3.1.2 采用always块描述组合逻辑电路 3.1.3 FPGA模块化设计 3.2 时序逻辑电路HDL描述方法 3.2.1 时序逻辑电路基础 3.2.2 时序逻辑电路的一般描述方法