数字电子技术与VERILOG HDL

1星价 ¥49.0 (7.1折)

2星价￥49.0 定价￥69.0

作者：王金明、王婧菡

出版社：清华大学出版社

本类榜单：教材

分类：教材 > 研究生/本科/专科教材

暂无评论

图文详情

ISBN：9787302665687
装帧：平装
册数：暂无
重量：暂无
开本：其他
页数：307
出版时间：2024-06-01
条形码：9787302665687 ; 978-7-302-66568-7

本书特色

(1)内容紧贴教学实际，重视基础，面向应用，注重理论联系实际。 (2)注重强调经典数字电子技术基础知识的系统性、完整性。 (3)融入现代 EDA 技术和 Verilog HDL 语言的相关内容。 (4)以Vivado、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据,以EGO1“口袋实验板”为目标板，代码和案例均基于目标板做了验证。 (5)通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍Verilog工程开发的手段与技能，实现软件、语言、目标板的有机结合。 (6)教学资源丰富，包括教学课件、习题答案和课程教学计划等，便于课堂教学和读者自学。内容紧贴教学实际，重视基础面向应用，注重理论联系实际。教学资源丰富，包括教学课件、习题答案和课程教学计划等，便于课堂教学和读者自学

内容简介

本书作为数字电子技术课程的教材，在借鉴目前国内外知名高校同类教材的基础上，将传统的数字电子技术和以现代 EDA 技术为基础的数字电子技术相结合，以提高学生的基础理论知识和创新设计能力为目标，系统完整地介绍数字电子技术的相关内容，兼顾经典数字逻辑电路的基础知识和基础理论，同时借助现代 EDA 工具和 VerilogHDL语言，对传统的数字逻辑电路的设计方式进行改进和提高，从中体会高效的设计工具带来的设计理念和设计方法的改变。本书前6章和第10章是传统数字电子技术的内容，包括数制和码制，逻辑代数基础,集成逻辑门，组合逻辑电路,时序逻辑电路和数/模、模/数转换以及脉冲产生电路等内容；第7~9章是现代 EDA 技术和 VerilogHDL数字逻辑设计的相关内容，由浅入深地阐述 EDA技术、FPGA/CPLD和用 Verilog HDL进行数字逻辑设计的知识与技能。本书内容紧贴教学实际，重视基础，面向应用，注重理论联系实际。本书配有教学课件、习题答案和课程教学计划等教学资源，可作为高等院校电子信息类、电气类、计算机类、自动化类、仪器仪表等专业“数字电子技术”课程的教材，也可供从事电路设计和数字系统开发的工程技术人员阅读参考。

第1章数制与码制 1.1 引言 1.1.1 电子技术的发展 1.1.2 数字信号与数字电路 1.1.3 数字电路设计方式的发展 1.2 数制 1.2.1 按位计数制 1.2.2 数制转换 1.2.3 带符号数的表示 1.2.4 带符号数的补码运算 1.3 码制 1.3.1 二-十进制编码（BCD码） 1.3.2 格雷码 1.3.3 ASCII码习题1 第2章逻辑代数基础 2.1 逻辑代数 2.1.1 逻辑变量与逻辑函数 2.1.2 基本的逻辑运算 2.1.3 复合逻辑运算 2.2 逻辑代数的定律和规则 2.2.1 逻辑代数的九个定律 2.2.2 逻辑代数的三大规则 2.3 逻辑函数的描述方式 2.3.1 逻辑表达式 2.3.2 真值表 2.3.3 逻辑图 2.3.4 小项与小项表达式 2.3.5 项与项表达式 2.4 逻辑函数的化简 2.4.1 逻辑代数化简法 2.4.2 卡诺图化简法 2.5 含有无关项的逻辑函数的化简习题2 第3章集成逻辑门 3.1 概述 3.2 CMOS集成逻辑门 3.3 集成逻辑门主要性能参数 3.4 三态逻辑门 3.5 漏极开路门习题3 实验与设计第4章组合逻辑电路 4.1 组合逻辑电路分析 4.2 基于逻辑门的组合逻辑电路设计 4.3 常用的组合逻辑模块 4.3.1 编码器 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器

展开全部

作者简介

王金明，博士，副教授、硕导。获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，军队级教学成果二等奖1项；获国家发明专利授权2项，软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选“十一五”国家级规划教材和“十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访学1年；指导本科生全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

本类五星书