包邮数字系统设计与VHDL(第3版)

第1章 EDA技术概述 1 1.1 EDA技术及其发展历程 1 1.2 Top-down设计思路 2 1.2.1 Top-down设计 3 1.2.2 Bottom-up设计 3 1.3 IP核复用 4 1.3.1 IP核复用技术 4 1.3.2 片上系统SoC 5 1.4 EDA设计的流程 6 1.4.1 设计输入 6 1.4.2 综合 6 1.4.3 布局布线 7 1.4.4 时序分析 7 1.4.5 功能仿真与时序仿真 7 1.4.6 编程与配置 8 1.5 常用的EDA工具软件 8 习题1 11 第2章 FPGA/CPLD器件 12 2.1 PLD器件概述 12 2.1.1 PLD器件的发展历程 12 2.1.2 PLD器件的分类 12 2.2 PLD的原理与结构 14 2.3 低密度PLD的原理与结构 15 2.4 CPLD的原理与结构 18 2.4.1 宏单元结构 18 2.4.2 典型CPLD的结构 19 2.5 FPGA的原理与结构 20 2.5.1 查找表结构 21 2.5.2 典型FPGA的结构 23 2.5.3 MAX 10器件结构 24 2.5.4 Cyclone IV器件结构 27 2.6 FPGA/CPLD的编程工艺 29 2.6.1 熔丝型开关 29 2.6.2 反熔丝型开关 29 2.6.3 浮栅编程工艺 30 2.6.4 SRAM编程工艺 31 2.7 边界扫描测试技术 32 2.8 FPGA/CPLD的编程与配置 33 2.8.1 在系统可编程 33 2.8.2 Cyclone IV器件的配置 35 2.8.3 MAX 10器件的配置 37 2.9 FPGA/CPLD产品系列 38 习题2 40 第3章 原理图与基于IP核的设计 42 3.1 Quartus Prime设计流程 42 3.2 原理图设计方式 43 3.2.1 半加器设计 43 3.2.2 1位全加器设计 46 3.2.3 编译 47 3.2.4 仿真 48 3.2.5 下载 54 3.3 基于IP核的设计 57 3.3.1 用原理图方式实现 57 3.3.2 用文本例化ROM实现 63 3.4 SignalTap II的使用方法 63 3.5 Quartus