包邮集成电路设计技术

目录
丛书序
前言
第1章 集成电路设计概述 1
1.1 集成电路的发展历史 1
1.2 微电子技术的主要发展方向 4
1.2.1 增大晶圆尺寸并缩小特征尺寸 4
1.2.2 集成电路走向系统芯片 8
1.2.3 微机电系统和生物芯片 9
1.3 电子设计自动化技术 9
习题 11
第2章 集成电路设计方法 12
2.1 集成电路的分层分级设计 12
2.2 集成电路设计步骤 13
2.2.1 正向设计和反向设计 13
2.2.2 自底向上设计和自顶向下设计 13
2.3 集成电路设计方法分述 14
2.3.1 全定制设计方法 14
2.3.2 半定制设计方法 15
习题 29
第3章 集成电路模拟与SPICE 30
3.1 电路模拟的概念和作用 30
3.2 SPICE简介 30
3.2.1 通用电路模拟程序的基本组成 31
3.2.2 电路模拟的流程 32
3.2.3 SPICE软件功能介绍 32
3.3 SPICE程序结构 35
3.3.1 SPICE简单程序举例 35
3.3.2 节点描述 37
3.3.3 标题语句？注释和结束语句 37
3.3.4 基本元件描述语句 37
3.3.5 电源描述语句 39
3.3.6 半导体器件描述语句 42
3.3.7 模型描述语句 44
3.3.8 子电路描述语句 44
3.3.9 库文件调用语句 44
3.3.10 文件包含语句 45
3.4 SPICE分析与控制语句 45
3.4.1 分析语句 45
3.4.2 控制语句 48
3.5 SPICE分析及仿真举例 49
习题 50
第4章 半导体器件模型 51
4.1 二极管模型 51
4.1.1 二极管直流模型 51
4.1.2 二极管瞬态模型 52
4.1.3 二极管噪声模型 52
4.1.4 二极管语句及模型参数 53
4.2 双极晶体管模型 54
4.2.1 双极晶体管EM1模型 54
4.2.2 双极晶体管EM2模型 55
4.2.3 双极晶体管EM3模型 56
4.2.4 双极晶体管GP模型 58
4.2.5 双极晶体管语句及模型参数 58
4.3 MOSFET模型 60
4.3.1 MOSFET模型等效电路 60
4.3.2 MOSFET模型分述 61
4.3.3 MOSFET语句与模型参数 65
习题 67
第5章 Verilog硬件描述语言 68
5.1 VerilogHDL模块的基本概念 68
5.2 VerilogHDL的要素 69
5.2.1 标识符 70
5.2.2 注释 70
5.2.3 VerilogHDL的4种逻辑值 70
5.2.4 编译指令 71
5.2.5 系统任务和函数 73
5.2.6 数据类型 75
5.2.7 位选择和部分选择 76
5.2.8 参数 76
5.3 运算符 78
5.3.1 算术运算符 78
5.3.2 位运算符 78
5.3.3 逻辑运算符 79
5.3.4 关系运算符 79
5.3.5 等式运算符 79
5.3.6 移位运算符 79
5.3.7 位拼接运算符 80
5.3.8 缩减运算符 80
5.3.9 条件运算符 81
5.4 结构建模方式 81
5.4.1 内建基本门 81
5.4.2 门延时 82
5.4.3 门级建模 83
5.4.4 模块实例化 83
5.5 数据流建模方式 85
5.5.1 连续赋值语句 85
5.5.2 延时 86
5.5.3 数据流建模 87
5.6 行为建模方式 87
5.6.1 initial语句 87
5.6.2 always语句 88
5.6.3 条件语句 90
5.6.4 多分支语句 95
5.6.5 循环语句 102
5.6.6 阻塞赋值和非阻塞赋值 107
5.7 混合建模方式 109
5.8 任务和函数 110
5.8.1 任务 110
5.8.2 函数 112
5.9 组合逻辑建模 114
5.10 时序逻辑建模 117
5.11 ROM 建模 125
5.12 有限状态机建模 126
5.13 测试平台 130
习题 133
第6章 逻辑综合 135
6.1 逻辑综合的基本步骤和流程 135
6.2 综合工具DesignCompiler 137
6.3 指定库文件 137
6.4 读入设计 138
6.5 DC中的设计对象 138
6.6 定义工作环境 139
6.6.1 定义工作条件 139
6.6.2 定义线负载模型 140
6.6.3 定义系统接口 142
6.7 定义设计约束 143
6.7.1 定义设计规则约束 143
6.7.2 定义设计优化约束 144
6.8 选择编译策略 147
6.9 优化设计 150
6.10 综合举例 151
6.11 静态时序分析 156
6.12 系统分割 157
习题 159
第7章 版图设计 160
7.1 版图设计规则 160
7.1.1 设计规则的定义 160
7.1.2 设计规则的表示方法 160
7.1.3 MOSIS设计规则 160
7.2 版图设计方法 166
7.3 版图检查与验证 166
7.4 全定制版图设计 167
7.4.1 反相器原理图设计 167
7.4.2 反相器版图设计 171
7.4.3 设计规则检查 180
7.4.4 LVS 182
7.5 基于标准单元的版图设计 186
7.5.1 准备门级网表和时序约束文件 186
7.5.2 添加焊盘单元 189
7.5.3 定义IO约束文件 191
7.5.4 数据准备 193
7.5.5 布局规划 199
7.5.6 标准单元自动布局 204
7.5.7 时钟树综合 206
7.5.8 自动布线 215
7.5.9 设计输出 218
习题 226
参考文献 227