集成电路版图设计项目化教程

第1章　集成电路及版图设计概念、方法与工具 1
1.1　集成电路的制造和设计概念 2
1.1.1　集成电路的概念与产品 2
1.1.2　集成电路的制造流程 3
1.1.3　集成电路的设计要求 4
1.1.4　集成电路的设计流程 5
1.1.5　集成电路设计的分类 5
1.2　集成电路版图设计的概念和方法 6
1.3　集成电路版图设计工具 8
1.3.1　集成电路版图的识别 8
1.3.2　集成电路版图分析软件 9
1.3.3　全定制版图设计软件 9
1.3.4　标准单元版图设计软件 9
1.3.5　版图验证及工具 10
思考与练习题1 11

第2章　UNIX/Linux操作系统和虚拟机的使用 12
2.1　集成电路设计的环境 13
2.1.1　工作站与PC 13
2.1.2　UNIX与Linux系统 13
2.2　常用集成电路设计系统 15
2.2.1　使用工作站服务器上的Linux版本软件 15
2.2.2　使用PC服务器上的软件 17
2.3　虚拟机系统 17
2.3.1　虚拟机的启动和关闭 18
2.3.2　PC本机数据和虚拟机之间的数据传递 19
2.4　Linux常用命令和编辑工具 22
2.4.1　Linux常用命令 22
2.4.2　文本编辑器 22
思考与练习题2 24

第3章　集成电路设计软件基本操作 25
3.1　Cadence软件的启动及设置 26
3.1.1　启动Cadence软件 26
3.1.2　启动设置 27
3.2　库文件的建立 28
3.2.1　库和库文件 28
3.2.2　建立库的两种方法 29
3.3　Library管理和报警处理 30
思考与练习题3 34

第4章　常见元器件的版图 38
4.1　电阻版图 36
4.1.1　集成电路中电阻的计算与绘制 36
4.1.2　版图中电阻的分类 37
4.2　电容版图 39
4.2.1　集成电路中电容的测算 39
4.2.2　MOS集成电路中常用的电容 41
4.3　二极管、三极管版图 42
4.3.1　二极管版图 42
4.3.2　三极管版图 43
4.4　MOS场效应管的结构和版图 44
4.4.1　MOS场效应管的结构 44
4.4.2　MOS场效应管版图 44
思考与练习题4 45

第5章　CMOS基本逻辑门的版图设计与验证 46
5.1　基本逻辑门schematic电路设计 47
5.1.1　基本逻辑门的工作原理 47
5.1.2　基本逻辑门的电路图绘制 49
5.2　CMOS反相器版图绘制 53
5.2.1　版图的设计规则 53
5.2.2　建立版图文件 55
5.2.3　绘制版图 56
5.3　反相器版图提取及物理验证 62
5.3.1　版图设计规则验证DRC 62
5.3.2　版图提取EXT 65
5.3.3　电路版图对比LVS 66
5.4　CMOS与非门版图绘制 68
5.4.1　设计单元库的建立 68
5.4.2　元器件的摆放和布局布线 69
5.5　与非门版图物理验证 71
5.5.1　与非门版图DRC验证 71
5.5.2　与非门版图的提取与LVS 72
5.5.3　版图中标签与Pin端口的添加 73
5.5.4　利用LVS验证工具分析版图网表 76
5.6　CMOS或非门版图绘制 77
思考与练习题5 78

第6章　CMOS复合逻辑门的版图设计与验证 79
6.1　CMOS复合逻辑门的电路设计 80
6.1.1　三端和四端MOS器件 80
6.1.2　复合逻辑门的初步设计 81
6.1.3　复合逻辑门的优化设计 82
6.2　CMOS复合逻辑门的版图绘制 83
6.2.1　MOS器件的衬底电位版图实现 83
6.2.2　LSW图层的添加和修改 85
6.2.3　复合逻辑门版图的布局、布线方法 89
6.2.4　根据电路绘制复合逻辑门版图 90
6.3　CMOS复合逻辑门的版图验证 90
6.3.1　版图Dracula DRC验证 91
6.3.2　版图Dracula LVS验证 97
6.4　其他类型CMOS复合逻辑门的版图绘制 104
6.4.1　与或非门的版图设计 104
6.4.2　或与非门的版图设计 104
思考与练习题6 105

第7章　CMOS D触发器的版图设计与验证 106
7.1　CMOS D触发器电路设计 107
7.1.1　CMOS电路的symbol视图建立 107
7.1.2　电路设计的层次化 109
7.1.3　低级电路层次视图Descend View的观察 111
7.1.4　与非门构建CMOS D触发器的电路原理 112
7.1.5　传输门与反相器构建的主从边沿触发器 112
7.2　CMOS D触发器和边沿触发器的版图设计 115
7.2.1　CMOS D触发器的版图设计 115
7.2.2　CMOS边沿触发器的版图设计 116
7.3　基于Calibre工具进行触发器版图验证 116
7.3.1　Calibre工具的特点与支持产品 116
7.3.2　触发器的Calibre DRC验证 118
7.3.3　触发器单元的Calibre LVS验证 122
思考与练习题7 128

第8章　标准单元版图设计 129
8.1　标准单元及布局布线基本原理 130
8.1.1　标准单元库的基本概念 130
8.1.2　两种基本布线原理 131
8.1.3　为满足布局布线要求需遵循的规则及网络概念 133
8.1.4　网格间距的确定 134
8.2　标准单元的建立原则 135
8.2.1　标准单元的高度和宽度原则 136
8.2.2　标准单元的其他原则 137
思考与练习题8 142

第9章　CMOS集成电路D508设计项目准备 143
9.1　D508设计项目总体情况与设计策略 144
9.1.1　D508设计项目的基本情况 144
9.1.2　D508项目的版图设计策略 144
9.2　D508项目逻辑图的准备 145
9.2.1　逻辑图输入工具启动 145
9.2.2　一个传输门逻辑图及符号的输入流程 146
9.2.3　D508项目单元逻辑图的准备 147
9.2.4　D508项目总体逻辑图的准备 151
9.3　D508项目版图设计准备 153
9.3.1　设计规则的准备 153
9.3.2　工艺文件的准备 154
9.3.3　显示文件的准备 154
9.4　版图设计步骤及操作 156
9.4.1　版图输入基本设置 156
9.4.2　反相器逻辑和工艺层次之间的关系 158
9.4.3　反相器的版图输入 160
9.5　高级版图设计技术 162
9.5.1　层次化设计 162
9.5.2　利用PDK进行版图设计 166
思考与练习题9 169

第10章　D508项目模拟部分的全定制版图设计 170
10.1　模拟模块的版图设计 171
10.1.1　上电复位模块的版图设计 171
10.1.2　振荡器模块的版图设计 174
10.1.3　上下拉电路的版图设计 178
10.1.4　大驱动器的版图设计 179
10.2　模拟部分版图总拼及优化 182
10.2.1　模拟部分版图的总拼 182
10.2.2　为满足工艺要求所做的优化 183
10.3　芯片可靠性及I/O单元版图设计 185
10.3.1　芯片的可靠性 185
10.3.2　I/O单元设计 187
思考与练习题10 195

第11章　D508项目标准单元的设计 197
11.1　标准单元的建立原则 198
11.1.1　pitch的确定 198
11.1.2　标准单元建立的考虑因素 199
11.1.3　标准单元建立的步骤和比较 200
11.2　逻辑门标准单元的设计 203
11.2.1　反相器单元设计 203
11.2.2　与非门单元设计 203
11.2.3　或非门单元设计 204
11.2.4　与或非门单元设计 205
11.2.5　或与非门单元设计 206
11.3　其他标准单元的设计 207
11.3.1　数据选择器单元设计 207
11.3.2　锁存器单元设计 208
11.3.3　触发器单元设计 210
思考与练习题11 212

第12章　D508项目基于标准单元的布局布线 213
12.1　版图整体布局的考虑 214
12.1.1　I/O PAD的布局 214
12.1.2　模块的布局 215
12.2　项目电源/地线的规划 215
12.2.1　电源/地线规划的普遍原则 215
12.2.2　项目电源/地线的规划图 217
12.3　项目时钟信号线的规划 217
12.3.1　时钟网络的结构 217
12.3.2　时钟信号的规划 218
12.4　为满足布局布线要求所做的逻辑修改和版图设计 218
12.4.1　延时单元 218
12.4.2　掩膜选项 220
12.4.3　数字模块中的模拟单元 221
12.5　项目的布局布线 222
12.5.1　Astro布局布线的数据准备和流程 222
12.5.2　采用Astro进行布局布线 224
12.5.3　D508项目布局布线结果 228
12.6　项目的数据结构 229
12.6.1　逻辑相关数据 229
12.6.2　版图相关数据 230
12.7　项目的版图数据处理 230
思考与练习题12 234