零起点学单片机与CPLD/FPGA

第1章 嵌入式系统概述
1.1 嵌入式系统简介
1.2 单片机简介
1.3 单片机系统开发流程
第2章 AT89S51单片机的硬件结构
2.1 单片机的内部结构
2.2 单片机的引脚功能
2.3 单片机的中央处理器
2.4 单片机的存储器结构
2.5 单片机的I／O口
2.6 单片机的时序与复位
2.7 单片机的工作方式及工作原理
第3章 指令系统及汇编程序设计
3.1 单片机指令系统概述
3.2 单片机寻址方式
3.3 指令系统分类
3.4 汇编语言的伪指令
3.5 汇编语言程序设计及实用程序举例
3.6 各类指令的中英文对照
第4章 单片机内部资源及应用
4.1 单片机系统的中断系统
4.2 单片机系统的定时器／计数器
4.3 单片机系统的串行通信
第5章 CPLD／FPGA的组成结构与应用
5.1 Altera器件简介与选型
5.2 CPLD／FPGA的组成结构及区别
5.3 系统模型与基本电路的VHDI。语言描述
第6章 AT89S51单片机系统资源扩展
6.1 单片机的总线与编址
6.2 存储器的扩展
6.3 程序存储器的扩展
6.4 数据存储器的扩展
6.5 单片机系统I／O接口的扩展
第7章 单片机硬件软件综合系统开发
7.1 单片机*小系统的构建
7.2 单片机软件系统开发
第8章 基于QuartusⅡ的CPLD／FPGA数字系统设计
8.1 Quartus II软件支持的几种开发流程
8.2 Quartus Ⅱ开发FPGA／CPLD的设计过程
8.3 Quartus Ⅱ开发FPGA／CPLD的设计实例
8.4 基于Quartus Ⅱ参数化宏单元的数字电路设计
8.5 基于Quartus Ⅱ的接口驱动电路的设计
8.6 Altera系统级SOPC的开发
第9章 SeaMCU综合实验系统开发
第10章 电子时钟系统设计
第11章 计算器系统设计
第12章 单片机与FPGA之间的通信
第13章 能力拓展
附录A MCS一51单片机指令速查表
附录B ASCII码字符表
附录C SeaMCU5.O单片机综合仿真实验系统
附录D SeaMCU5.0单片机开发系统原理图
参考文献
IDETCO大学计划简介